(1) IC Design Evaluation Engineer(Analog)-上海
JD:The job covers various aspects of new Mixed Signal IC or Analog IC product development.
It consists of
1. Evaluation and characterisation of newly designed Mixed Signal or Analog products through to product release;
2. Identification of suitable equipment and development of measurement methodologies to meet the product specification needs;
3. LabVIEW,Matlab and verilog code development;
4. Evaluation board development and review.
5. Working closely with the design and application groups to ensure that the product will meet customer requirements.
QUALITY:
1. Experience of Analog circuit lab test,evaluation and measurement equipment will be necessary.
2. Understand of Analog circuit specifications is need.
3. Experience of LabView ,Matlab or Verilog development is welcome.
4. Self-motivated and good team player.
5. MSEE with 2+ years or BSEE with 3+ years.
(2) Senior Architecture Engineer-上海
JD:ASIC Architecture Exploration and optimization， ESL modeling
QUALITY:
1. 硕士及以上学历，具有芯片成功流片经历
2. ASIC芯片设计五年以上经验，熟悉基于ARM&DSP的手机芯片系统架构以及AXI总线协议等
3. 具有芯片系统架构分析和优化经验，包括片上系统互联效率分析，芯片功耗以及DDR总线吞吐率优化
4. 具有基于Synopsys PA的ESL实际应用经验，并经芯片成功验证
(3) 数字集成电路设计主管工程师-上海
JD:根据DE提供的RTL,release符合要求的网表文件以及相应的约束文件,并且协助PR team timing signoff.
具体工作包括 synthesis, DFT, formal check，low power check, SDC generation, STA signoff.
QUALITY:
电子工程,微电子，半导体以及相关领域的本科/硕士/博士。
需要5年以上工作经验
* Proficiency in all following technology: logic synthesis ,DFT,formal check and STA
* Proficiency in related EDA tools.
* Proficiency in Verilog language.
* Experience with logic design and simulation.
* Experience with 40nm or 28nm process is a plus.
* Good knowledge of SOC design is a plus.
* Self-motivated and good team player.
(4) 芯片后端设计工程师-上海
JD：1. 负责将前端提供的Gate-level网表，通过PR流程转成可以生产加工的GDS文件
2. 负责根据后端的实际PR情况，协助前端做design或sdc的修改以便timing能够更快的收敛
3. 负责根据前端的修改，及时做好pre-maskECO与post-maskECO的工作
4. 负责设计环境的建立,PNR library的生成及修改,芯片的布局,电源规划，单元放置，CTS， 布线,时序分析及修正，功耗及电压完整性分析，信号完
整性分析及修正，GDS输出及物理验证,DFM分析，寄生参数提取
QUALITY:1.微电子学专业，本科及以上学历
2.能独立完成从netlist到GDS signoff 的后端设计工作
(布局,电源规划,CTS,布线,时序修正，电压降分析，串扰，天线效应修复,物理验证 ...)
3.三年以上后端设计经验 (有成功的90/65/40nm及以下芯片tapeout经验优先)
4.精通后端主流EDA工具 (Cadence/Synopsys/Mentor)
5.熟悉UNIX/LINUX操作系统,熟悉Tcl、Perl、Shell编程
(5) 数字电路设计工程师-上海
JD：1.Responsible for module design and chip integration in low-power wireless communications chips.
2.Responsible for module and chip verification.
3.Also responsible for module-level lint checking, timing checking and formal verification.
QUALITY:1.Proficiency in logic design, verification, synthesis and testing.
2.Proficiency in Verilog and its simulation environment.
3.Experience with low-power design.
4.Good knowledge of SOC design.
5.Experience in wireless communication or multimedia technologies is a plus.
6.Experience in ARM and AMBA design is a plus.
7.Experience in C_SHELL, TCL or PERL is a plus.
8.Experience in UVM, OVM or VMM is a plu
(6) ASIC验证工程师-北京
JD：1、根据 Design SPEC 制定验证计划；
2、搭建模块及系统级验证平台；
3、开发设计验证模型 （BFM，TLM等）；
4、产生测试向量，跟踪测试需求；
5、根据验证计划，按时完成验证任务。
QUALITY：1、电子或计算机硕士及以上学历；
2、2年以上相关工作经验，至少一次成功流片经验；
3、深入理解 ASIC 设计流程，对 VMM/OVM/UVM 等验证方法学有较深的理解；
4、熟悉 ARM/DSP core 和 AMBA AHB/AXI 总线协议，各种标准外设（I2C，UART，USB等）接口协议；
5、熟练使用 verilog / system verilog 和脚本语言（Python，Perl，Shell，TCL 等），独立搭建模块及系统级验证平台；
6、较强的英文读写能力及团队协作精神。
(7) RF IC测试验证工程师-上海
JD:1.无线通讯射频IC及SOC解决方案IC RF电路的Bring Up,Characterization，功能性能评估，以及测试验证工作；
2.负责RF验证测试仪器以及方法的建立与开发；
3.负责RF IC测试评估电路板的设计开发；
4.深入具体地验证RF IC的各个性能指标，确保产品性能与功能满足设计需求；5.与IC设计及应用团队紧密协作，确保RF IC产品满足客户需求。
QUALITY：1.大学本科以上学历，电磁场与微波技术、电子工程等相关专业毕业，有射频相关领域研发或测试工作经验；
2.熟悉射频收发系统及功率放大器等电路，了解手机或平板等消费类电子平台；
3.熟悉射频模拟电路，熟练掌握RF电路的各个性能指标和测试方法，熟悉射频系统；
4.熟练使用射频测试仪器和PowerPCB、Labview、Matlab等EDA工具软件；
5.具有良好的沟通协调能力和团队协作精神，英文读写流利。
(8)ASIC STA工程师-北京
工作内容：1、芯片级综合。同时负责收集，整理，并发布SDC 文件；
2、芯片级形式验证，包含Low Power Check；
3、芯片级静态时序分析（STA）
任职资格：1、电子工程本科及以上学历；
2、两年或以上的IC 综合或STA经验；
3、熟悉Verilog编程语言；
4、熟悉主流的综合工具，静态时序分析工具，形式验证工具；
5、熟悉主流的仿真工具者优先；
6、熟悉主流的DFT工具者优先；
7、具有Unix/Linux下的脚本语言编程知识(csh, Perl, Tcl, python或其它)；
8、良好的专业英语读写能力；
9、良好的团队合作精神；
10、拥有同时处理多个任务的能力和敬业精神
(9)芯片后端设计工程师-北京
工作内容：负责从Netlist到GDS输出的后端设计工作,包括设计环境的建立,PNR library的生成及修改,芯片的布局,电源规划,单元放置,CTS, 布线,时序
分析及修正,功耗及电压完整性分析,信号完整性分析及修正,GDS输出及物理验证,DFM分析,寄生参数提取 。
任职资格：1、微电子学专业，本科及以上学历；
2、能独立完成从netlist到GDS signoff的后端设计工作(布局,电源规划,CTS,布线,时序修正，电压降分析，串扰，天线效应修复,物理验证 ...)；
3、三年以上后端设计经验 (有成功的90/65/40nm及以下芯片tapeout经验优先)；
4、精通后端主流EDA工具 (Cadence/Synopsys/Mentor)；
5、熟悉UNIX/LINUX操作系统,熟悉Tcl、Perl、Shell编程。 |
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2014-7-19 00:19:18
楼主
