根据High-Speed Serial I/O Made Simple的第63页,有这样一句话
“Since we are going board-to-board, we could definitely have different oscillators driving the transmit clock of the transceivers, so we must account for clock correction"
我理解这句话的意思是,如果SerDes链路两端TX不同源,SerDes底层必须要实现clock correction。
这点我不是很理解,因为我感觉SerDes两端TX没必要同源,反正两端都是RX恢复时钟去latch data。
A与B连接,A某个时刻TX时钟为1GHz,B端RX恢复出这个1G去RX;B在这个时刻TX为1.0001GHz,A端RX恢复出这个1.0001GHz去RX。应该没有问题吧?
可是为什么上面这句话提及了TX不同源,则需要进行clock correction,后文提及要在packet之间插入idle序列从而进行clock correction,类似SRIO中的IDLE1、IDLE2。