0.18工艺的两级运放能做多少的GBW

herolove小白 · 发表于 2014-6-12 16:16:28

我个人觉得这么高速度的话，首先跟工艺有关系，我用你这种结构在0.18um CMOS下干过（全NMOS通路），闭环带宽 ...
lonerinuestc 发表于 2014-6-12 15:59

登录/注册后可看大图

nice 受教

azeee · 发表于 2014-8-8 10:39:08

我看到很多ADC输入负载电容都是5P，6P，请教你为啥高速应用不需要这么大的电容，我最近也在做，应用的人提出要6P负载。回复 10# lonerinuestc

lvbenqiang123 · 发表于 2014-8-8 10:59:27

这样的问题确实很烦人，对于速度的要求，工艺好的话很好做，工艺尺寸太大的话，受ft的限制也是没有办法的事情。
建议你合理设计管子尺寸和vdsat，减小节点处寄生cap。

你这个opa是用做buffer？输出范围多少？

hxuaj · 发表于 2014-11-28 12:00:54

求楼主的设计。。

[讨论] 0.18工艺的两级运放能做多少的GBW