在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
查看: 1942|回复: 3

[招聘] 美资半导体巨头公司内部推荐 模拟版图工程师 上海

[复制链接]
发表于 2014-5-14 22:30:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

Deliver block andwhole chip physical design according to schematic

*Basic Qualifications:

Basic understanding of Silicon process technology.
Basic understanding of both Analog and digital circuit topology.
Understand matching technique and parasitic components come from various layoutstructures.
Have DRC/LVS experience, parasitic extraction and assembly rule checks.
Experience of whole chip layout work desired, including floor plan, ESDstructure, top level routing, digital core place and routing.
Native mandarine speaker.

3+ working experience


*Preferred Qualifications & Skills:
Need strong communication skill and cooperative spirit to work with designteam. English communication skill is a plus.
High voltage skill is a plus


请发简历至331412809@qq.com

发表于 2014-5-15 11:42:21 | 显示全部楼层
已加qq
 楼主| 发表于 2014-7-5 14:05:56 | 显示全部楼层
该职位还没找到人,还有没有人要来试试?
发表于 2014-7-7 10:40:45 | 显示全部楼层
主要做什么的啊?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 13:02 , Processed in 0.036531 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表