设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 【请教】65nm工艺下，10bit 75MSPS ADC和DAC大概功耗 ...

发新帖

查看: 2311|回复: 3

[求助] 【请教】65nm工艺下，10bit 75MSPS ADC和DAC大概功耗和面积？

发表于 2014-3-28 14:27:03 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

【请教】65nm工艺下，10bit 75MSPS ADC和DAC大概功耗和面积？

回复

发表于 2014-7-28 16:59:51 | 显示全部楼层

本帖最后由 fuyibin 于 2014-7-28 17:19 编辑

ADC取决于结构，pipeline功耗大一点10mA,20mA就差不多了，SAR 也就1,2mA, size 200um*300um也就差不多了
DAC一般是current steer结构，3,5个mA也就差不多了，size也大不到那里去200um*200um撑死了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2014-7-28 23:28:05 | 显示全部楼层

这个是有公式的

回复支持反对

发表于 2014-7-29 21:53:27 | 显示全部楼层

Hi all:
小菜鸡我觉得这个是不是应该跟设计水平有关~~~~像我就怎么都做不到面积这么小功耗这么小性能还这么好的电路

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-24 00:22 , Processed in 0.015301 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表