DRC错误

sxy935269584 · 发表于 2014-3-25 20:22:36

您需要登录才可以下载或查看，没有账号？注册

x

Any point inside NMOS source/drain space to the nearest PW STRAP in the same PW <= LUP_6 um有谁知道这个DRC错误是什么意思吗

le_levi · 发表于 2014-3-26 08:41:37

看字面意思就是psub距离nmos的S/D要小于6um，你可以测试一下就知道！

le_levi · 发表于 2014-3-26 08:43:00

看字面意思就是，nmos距离psub要小于6um，你可以试一下！

ygyg100 · 发表于 2014-3-26 08:45:12

这是防止latch up的规则，NMOS的源漏区距离最近的ptap有个最大值，相应的，PMOS的源漏区距离最近的ntap也有个最大值

motofatfat · 发表于 2014-3-26 10:01:05

同意樓上的說法

mingyu_chen · 发表于 2014-3-26 21:18:47

防 latch up 的规则

版图漫游者 · 发表于 2014-3-27 15:44:04

预防latch up的一种DRC检测，目的是为了减少S端与B端之间的寄生电阻，将B端的接触与S端的接触控制在6um内可规避此规则检测，看来PW的掺杂浓度比较低

duke_wang · 发表于 2014-4-19 17:42:24

条件是in the same PW

巍峨山 · 发表于 2014-4-26 17:36:34

学习了那

青岛木子强 · 发表于 2019-1-7 09:25:50

为了防止latchup的发生，mos S/D的active 与pickup/tap/substrate/guardring（不同公司叫法不同）的最大距离。如果mos很大，可以拆开在finger之间加给sub电位的tap

[求助] DRC错误