|
发表于 2014-2-23 20:44:07
|
显示全部楼层
1. switch 切換可以 3ms 100k , 之後變 90K
2. 做個 osc , 使用 r ..當3ms 後把 r變大, clock 由 100k -> 90k
缺點是你使用電路會受 corner , temp 變化有變
我到想問有沒有 可直接產生 jitter clock source ..如 veriloga 可做到嗎?
一般電路可以 做 osc , 變化 vref 產生jitter . 不過這還須電路有沒有
全都 ideal 方式去產生 .. |
|