高速差分线打孔换层的问题

wzjcxks · 发表于 2014-2-18 18:22:21

您需要登录才可以下载或查看，没有账号？注册

x

Intel 的design guide都建议高速的差分线（比如PCIE,SATA...）走线如果换层的话，都要在源端或者末端打孔换层，请问是什么原因呢？我觉得在两端换层或者在中间换层应该没有什么差别啊，都是阻抗不连续的点啊，难道说两端的孔对于信号的影响比中间的孔要小？求解...

hqhui · 发表于 2014-2-19 21:20:29

一般来说过孔很难优化到100欧姆，而芯片端的阻抗一般由于焊盘本身的容性也会小于50欧姆，这样在源端或末端，过孔和芯片焊盘端阻抗看上去更连续些，整个连路不连续点实际上要小些，对整体SI更优.

阿a却 · 发表于 2014-4-7 12:38:14

确实，按道理来讲的话，via在任何地方都应该是一样的影响，但是如果考虑到反射时间问题，信号刚出来，阻抗就变化，然后反射会源端，这段时间与上升时间做比较，如果较小的话，就影响不大。

tuoluo1980 · 发表于 2014-4-7 12:55:46

学习来了

ben5430 · 发表于 2014-4-8 09:07:50

減少反射會破壞波形

ychhj · 发表于 2014-5-27 11:04:28

学习学习学习

nelsonys · 发表于 2014-5-29 11:59:17

这是考虑到阻抗不匹配所导致的反射。楼主可以尝试做两种仿真来验证，那个情况的波形会更差一些。

zhuge1238 · 发表于 2014-10-2 16:23:25

学到了，谢谢

渐渐的 · 发表于 2014-10-14 22:24:17

又长见识了

[讨论] 高速差分线打孔换层的问题