在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: lovelsnow

[求助] floating gate

[复制链接]
发表于 2014-6-18 14:50:57 | 显示全部楼层
thnk u
回复 支持 反对

使用道具 举报

发表于 2014-6-24 11:32:04 | 显示全部楼层
学习了。。我也碰到过这种问题
回复 支持 反对

使用道具 举报

发表于 2018-3-29 17:53:54 | 显示全部楼层
謝謝分享thx
謝謝分享thx
回复 支持 反对

使用道具 举报

发表于 2018-9-12 18:17:59 | 显示全部楼层
IC的Chip设计中是不能够有Floating Gate,IP以及Stdcell中有Floating gate是因为有控制信号接出去,在Chip里面就不是Floating的啦。
回复 支持 反对

使用道具 举报

发表于 2020-7-25 02:55:15 | 显示全部楼层
I got same problem today, glad to see I am not alone on this planet
回复 支持 1 反对 0

使用道具 举报

发表于 2020-7-27 13:29:03 | 显示全部楼层
底层为啥要做fullchip检查?只做cell检查就行了啊
另外,你 A B Z 接到哪里?电源地在drc里面添加了么?
你都没有给 A B Z一个定义肯定出现floating gate啊


回复 支持 反对

使用道具 举报

发表于 2020-10-20 23:36:34 | 显示全部楼层
请问如何设置fullchip检查和cell检查,非常感谢
回复 支持 反对

使用道具 举报

发表于 2022-10-15 11:14:00 | 显示全部楼层


   
neverryb 发表于 2014-2-2 17:33
回复 13# le_levi


那些Filler的gate并不是悬浮的,一般pmos的栅端接nmos的漏端,nmos的栅端接pmos的漏端
回复 支持 反对

使用道具 举报

发表于 2024-1-19 10:36:23 | 显示全部楼层
楼主,请问最后问题是怎么解决的呢?我现在遇到了一样的问题,我感觉没悬空啊
回复 支持 反对

使用道具 举报

发表于 2024-1-19 17:37:45 | 显示全部楼层
从std cell层面来说,属于cell级别,一般都会在LVS 的deck里面关掉chip 级别的检查option
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-3 02:47 , Processed in 0.015582 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表