|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
软件下载地址
https://www.altera.com/download/software/soceds
license激活码
软件介绍
----------
Altera和ARM发布FPGA自调整嵌入式软体套件
Altera公司和ARM宣布共同开发 DS-5 嵌入式软体开发套件,实现 Altera SoC 元件的 FPGA自我调整除错功能。Altera版ARM开发 Studio 5 (DS-5)工具套件经过设计,消除整合双核心 CPU 子系统与AlteraSoC 元件中 FPGA 架构的除错壁垒。
ARM架构最先进的多核心除错器与 FPGA 逻辑自我调整能力相结合,这一个新工具套件透过标准 DS-5使用者介面,为嵌入式软体发展人员提供了前所未有的全晶片视觉化和控制功能。这一个新工具套件含在Altera SoC嵌入式设计套装中,将於2013年上半年开始发售。
Altera SoC元件在一个元件中整合了双核心ARM Cortex-A9 处理器和 FPGA 逻辑,让使用者能够在 FPGA架构中实现使用者定义的周边和硬体加速器,灵活的开发订制现场可程式设计SoC型号产品。Altera目前发售其 Cyclone V SoC元件的最初样品。
Altera版ARM开发Studio 5(DS-5)工具套件能够动态适应SoC中客户独特的 FPGA配置,跨 CPU-FPGA边界无缝扩展嵌入式除错功能,统一了来自 CPU 和 FPGA 区域,以及标准 DS-5 使用者介面的所有软体除错资讯。这一个工具套件与DS-5 除错器的高阶多核心除错功能相结合,并连结 Quartus II SignalTap逻辑分析器实现交叉触发功能,前所未有的提高了除错视觉化和控制功能,进而大幅度提高了效能。
对於ARM架构, ARM DS-5工具套装支援对执行非对称多处理(AMP)和对称多处理(SMP)系统组态的系统进行除错。它透过JTAG和乙太网路除错介面,广泛应用於电路板开发、驱动程式开发、OS移植、裸金属和Linux应用开发,具有Linux和RTOS感知功能。
Altera版 ARM DS-5 工具套件具有以下特性:软体除错视图包括了开发人员在FPGA架构中程式设计周边元件,提供了整个SoC硬式核心和软式核心周边暂存器记忆体映射的无缝视图。 DS-5除错器同时显示 Cortex-A9 处理器核心以及在FPGA架构中实现的 CoreSight 相容订制逻辑核心的除错╱追踪资料。
Altera USB Blaster JTAG 除错缆线支援 DS-5 除错器和其他Altera采用 JTAG架构的工具,这些工具适用於Altera SoC元件。支援 FPGA架构中讯号事件的非置入式采集和查看,这些事件与软体事件和处理器指令踪迹在时间上相关联。
支援 CPU 和 FPGA 逻辑区域之间的高阶讯号层级硬体交叉触发,实现了跨域硬体╱软体协同除错。包括 DS-5 流线性能分析器,使得来自 SoC 和 FPGA 的软体执行绪和事件资讯与硬体计数器相关联,可发现系统层级瓶颈并进行校正。 |
|