LugoChip工作室诚接IC后端PR设计，欢迎致信咨询

Lugochip

LugoChip工作室面向IC业界承接0.35um，0.18um，0.13um，65nm，55nm芯片后端实现。

1.熟悉ASIC后端物理设计流程，具备0.18um，0.13um,65nm RTL-GDS PR经验，0.13um下tapeout数次，65nm下成功tapeout 三次；

2.熟悉数模混合IC后端物理设计流程，具备0.18nm下成功流片经验

3.具备ASIC电路设计经验：具备核心关键性能模块的全定制设计经验以及版图设计经验，能更好地从电路上把握后端设计；

4.熟悉STA，约束(SDC)及PT的使用；

5.熟悉形式验证及Formality的使用；

6.熟悉定制layout设计，熟悉ICFB（Virtuoso）和Laker的使用；

7.熟悉物理验证PV和DRC, LVS, ERC等验证；

8.熟悉使用Abstract提取IP的物理时序库（LEF和lib）;

9.具备tapeout丰富经验团队的技术支持。

email:  lugochip@126.com