在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: airbirds

[讨论] 请教一个LDO低频PSRR的问题

[复制链接]
发表于 2013-11-9 15:12:48 | 显示全部楼层
回复 18# amyqi


   如果楼主说的是运放的增益,则有可能LDO工作在低压差下了,导致的环路增益不够。
发表于 2013-11-10 09:55:37 | 显示全部楼层
我覺得是轉的輸出電壓不同造成的結果
发表于 2015-4-15 11:14:47 | 显示全部楼层
该结构在低频下的PSRR严重依赖于POWER管的VGS电压,在电源电压降低时,由于输入管的gds变大,POWER管GATE端电压不在严格跟随VDD,所以PSRR降低
发表于 2016-8-18 15:18:27 | 显示全部楼层
回复 23# supercar


    能具体说一下吗
发表于 2016-8-19 01:08:02 | 显示全部楼层
pfet moves to linear region when VDD drops, there is not much attenuation from VDD to Vout, so PSRR drops. That is also the drawback of using pfet as power fet....
发表于 2016-8-19 17:05:00 | 显示全部楼层
回复 25# marinda
楼上正解
发表于 2016-8-21 09:57:10 | 显示全部楼层
学习学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 17:49 , Processed in 0.018358 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表