ncverilog仿真时reg默认初始值为X，能否改成0？

yyhh830 · 发表于 2013-10-25 09:09:28

您需要登录才可以下载或查看，没有账号？注册

x

rt，仅是仿真时，求教。

bywater · 发表于 2013-10-25 09:45:59

添加ncinitialize，在ncelab和ncsim两个步骤都要添加相关选项，具体查user guide吧。

zeushuang · 发表于 2013-10-25 10:38:29

针对数组（寄存器组）类型：
ncelab -INITMEM0
ncelab -INITMEM1
针对寄存器类型：
ncelab -INITREG0
ncelab -INITREG1

zeushuang · 发表于 2013-10-25 10:40:23

可以使用ncelab -help查询相关详细解析

oceanyt · 发表于 2013-10-25 10:54:23

针对数组（寄存器组）类型：
ncelab -INITMEM0
ncelab -INITMEM1
针对寄存器类型：
ncelab -INITREG0
...
zeushuang 发表于 2013-10-25 10:38

登录/注册后可看大图

哦？原来可以这样学习了！

yyhh830 · 发表于 2013-10-29 14:38:04

ctqiang9 · 发表于 2015-4-9 09:21:11

原来如此，学习了

出尘入世 · 发表于 2015-4-15 20:56:53

受教了

[求助] ncverilog仿真时reg默认初始值为X，能否改成0？