bandgap中运放的工作状态的问题

ygchen2 · 发表于 2013-9-3 10:52:55

回复 10# china8894
不要乱叫什么神，当不起。
翻翻教材，PSRR是如何定义的就知道了。因为电源增益在工程中用起来比较方便，而且两者是倒数关系，所以往往在谈电源抑制比时，实际用的却是电源增益数据。http://wenku.baidu.com/view/6fed5a83b9d528ea81c779ab.html

jiang_shuguo · 发表于 2013-9-3 11:19:00

回复 10# china8894

你可以叫他神雕大侠

william_rx · 发表于 2013-9-3 13:46:40

用pmos input stage ，如何？

china8894 · 发表于 2013-9-3 14:51:14

回复 13# william_rx

我用的是耗尽管作为运放的输入管

JJJYYY · 发表于 2020-5-14 13:58:14

运放可以采用PMOS上拉结构，这样你说的比较低的电压可以很容易使运放的两个管子进入饱和区

模拟小牛 · 发表于 2021-11-25 23:08:04

老哥又遇到仿真出来的温度曲线是一个大跳变吗。这个是运放受到影响导致的吗，呜呜呜

账号		自动登录	找回密码
密码			注册

[求助] bandgap中运放的工作状态的问题

浏览过的版块

站长推荐 /1