|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
本人的板子电源层有1.2V,1.8V,2.5V,3.3V的,现在的方案是先用粗线走1.2V,1.8V,2.5V的电源走线,然后在电源层敷铜,敷铜的网络号3.3V。现在的问题是板子上DDR2和FPGA的过孔较多,由于敷铜间距的设置(设置15MIL),有一部分的区域敷不上铜,而敷不上铜的区域有DDR2的走线,由于电源层是DDR2地址线和控制线的参考平面,想来这样会影响到阻抗不连续的问题,请问这种问题应该怎么办?
另板子上电源的交叉很多,内电层的分割很困难。 |
|