在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 2342|回复: 1

[求助] 求助PCB电源层的敷铜问题

[复制链接]
发表于 2013-8-12 16:57:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人的板子电源层有1.2V,1.8V,2.5V,3.3V的,现在的方案是先用粗线走1.2V,1.8V,2.5V的电源走线,然后在电源层敷铜,敷铜的网络号3.3V。现在的问题是板子上DDR2和FPGA的过孔较多,由于敷铜间距的设置(设置15MIL),有一部分的区域敷不上铜,而敷不上铜的区域有DDR2的走线,由于电源层是DDR2地址线和控制线的参考平面,想来这样会影响到阻抗不连续的问题,请问这种问题应该怎么办?
另板子上电源的交叉很多,内电层的分割很困难。
发表于 2013-8-15 16:48:10 | 显示全部楼层
减小间距
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 03:18 , Processed in 0.020830 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表