在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2654|回复: 6

[求助] 如何做浮点单元测试,谢谢

[复制链接]
发表于 2013-6-29 16:24:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
rt
发表于 2013-6-29 17:59:05 | 显示全部楼层
自己写的还是IP?笨办法:将仿真输入数据写文件里用c将浮点数进行规格化作为测试数据输入,经过延时后输出的数据可以存入文件,经过c语言变换对照看结果。
发表于 2013-6-29 18:00:37 | 显示全部楼层
好一点的办法是用verilog的PLI,混合c语言仿真
发表于 2013-7-13 22:28:22 | 显示全部楼层
SV+DPI 比PLI方便很多,可以考虑一下。不过文件比较最简单了,就是不能做到覆盖率驱动,但也不是多大的问题。
发表于 2013-7-29 21:34:33 | 显示全部楼层
123123123
发表于 2013-7-29 22:25:24 | 显示全部楼层
用SC吧,FPU的model和tb都容易用这个来写。
发表于 2013-8-1 20:35:05 | 显示全部楼层
还没试过使用C写,先试试刊!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 15:23 , Processed in 0.018938 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表