新手求教LDO在STB仿真时遇到的奇怪问题

gdjack · 发表于 2013-4-22 21:35:00

我也遇到过这个问题没有解决后来只好降低系统的增益带宽积来避开也即楼上有人回答的增大buffer电流或者更换buffer结构我想这也是LDO增益带宽积做不大的一个原因
坐等大牛来呀

gdjack · 发表于 2013-4-22 21:37:41

回复 10# JuniorAnalog

我也遇到过只是没农民白最后只好降低增UBW来避开那对零极点也即前面有位所说的增大buffer电流顺便问一下你的UBW多大 GainDC呢坐等大牛来呀

gdjack · 发表于 2013-4-22 21:39:15

我也遇到过只是没农民白最后只好降低增UBW来避开那对零极点也即前面有位所说的增大buffer电流顺便问一下你的UBW多大 GainDC呢
坐等大牛来呀

gdjack · 发表于 2013-4-22 21:42:20

我也遇到过只是没农民白最后只好降低增UBW来避开那对零极点也即前面有位所说的增大buffer电流顺便问一下你的UBW多大 GainDC呢
坐等大牛来呀
（网速不给力呀发了好几遍了）

lovexxnu · 发表于 2013-4-23 00:56:15

遇到同样问题，期待回答

hezudao · 发表于 2013-4-23 03:09:16

电路帖出来，一张annotate 尺寸，一张annotate dac voltage和dc operating point

icseubear · 发表于 2013-4-23 14:22:32

vbias来源于bg，是不好的做法。我建议你从bg引入电流，再在local区域产生bias电压。

TianBian365 · 发表于 2013-4-26 13:22:05

1. 如果有和没有 bgr 的stb不一样，建议vref输出端加大电容，无它方法。
2. 有没有buffer对ldo的环路影响巨大，这里我只给出方法，不给原因（需要文字解释很多！）
有buffer：需要在buffer和第一级运放之间增加一个零点去除buffer和输出的这一个极点。
3. 若没有buffer，需要类似cascode miler把输出极点更外高频推。

JuniorAnalog · 发表于 2013-4-27 19:23:07

回复 18# icseubear

多谢提醒，改成bandgap引入电流源，在给EA提供bias的话，这个现象就消失了！

Arvinliu · 发表于 2013-10-18 11:23:04

有没有高手仔细讲讲啊？还是不懂

[求助] 新手求教LDO在STB仿真时遇到的奇怪问题

浏览过的版块

站长推荐 /1