UVM架构，信号流动方面的一个问题。

DZ小亮 · 发表于 2013-2-20 14:41:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

有没有人有办法，可以令sequence可以利用interface中的信号？driver和monitor之所以可以利用interface里面的信号，是因为他们有一个uvm_config_db set和get的机制，但是要是想让sequence也可以利用interface中的信号，怎么办？

太阳公子 · 发表于 2013-2-20 16:24:55

有人有办法

DZ小亮 · 发表于 2013-2-20 16:25:58

回复 2# 太阳公子

谁啊。。。。？求办法

DZ小亮 · 发表于 2013-2-20 16:50:15

回复 2# 太阳公子

帅哥，求办法！

DZ小亮 · 发表于 2013-2-20 16:51:40

你也用UVM吗？

DZ小亮 · 发表于 2013-2-20 16:55:15

回复 3# DZ小亮

在吗，哥们儿！

tbb2009 · 发表于 2013-2-20 23:19:31

virtual interface主要是连接testbench和DUT的，sequence只是testbench里面的一个东东，一般不需要用virtual interface去传递什么吧，直接定义在sequence_item里面不是更好？

DZ小亮 · 发表于 2013-2-21 08:41:27

回复 7# tbb2009

嗯，你讲的道理很有道理！应该是这个样子吧。

asic_wang · 发表于 2013-2-21 12:09:58

办法很多，我抛砖引玉一下：

sequence对应的sequencer里的东西对sequence本身来说都是可以使用的，只需要使用
p_sequencer.xxxxxx即可；

而sequencer是一个component，可以通过config db的机制进行任何东西的配置，当然也包括virtual interface；

这样只需要通过sequencer做个中介搭个桥即可！

还记得UVM方法学里sequence引用sequencer的starting_phase么？是一个道理

太阳公子 · 发表于 2013-2-22 09:17:49

楼上正解

[讨论] UVM架构，信号流动方面的一个问题。

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1