在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 17786|回复: 30

TSMC CLN65Gplus

[复制链接]
发表于 2013-1-3 03:28:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
This section lists all of the foundry documents and technology files
used to design this product.

    o SRAM 6T 1.24um by 0.5um (0.62um^2) Cell
        - 065_LP_HC_M4_HVt_v10_demo_array_4x4.gds v1.0, July 21, 2006
        - Qualified by Foundry using deviated layout rules.
    o Design Rule Document For Layout, Antenna and electromigration
        - T-N65-CL-DR-001, V1.3 02-FEB-2007
    o GDS Layer Usage Description File:
        - Refer to Design Rule Document
          - T-N65-CL-LE-001, V1.2A 05-MAY-2006
    o DRC Command File
        - CALIBRE DRC COMMAND FILES --
                T-N65-CL-DR-001, V1.3a, 02-FEB-2007
        - CALIBRE ANTENNA DRC COMMAND FILES --
                T-N65-CL-DR-001, V1.3a, 02-FEB-2007
    o LVS Command File
        - T-N65-CL-LS-001-C1, V1.1, 03-MAY-06
    o Process Models
        - logic_spice
                T-N65-CL-SP-031-P1, v1.2, 23-MAR-2007(Logic models)
        - CLN65GPLUS_sr_v0d9.l, v0.9, July,12,2006(bitcell models)
    o Extractor Technology File
        - T-N65-CL-LS-001-E1, 20-MAR-2007

EDA Support
-----------
This section lists the EDA tools and versions supported for this
product release. This set of tools and versions corresponds
to ARM Preliminary EDA Package 5.2

    * Cadence NC-Sim (Verilog)
        - 5.1
    * Synopsys VCS (Verilog)
        - 7.2
    * Mentor ModelSim (Verilog)
        - 6.0
    * Simulation Model SDF Compatibility
        - SDF 2.1
    * Synopsys Design Compiler
        - 2006.06
    * Cadence RTL Compiler with .lib
        - 6.2
    * Synopsys PrimeTime (Static Timing, Delay Calculation)
        - 2006.06
    * Synopsys Power Compiler
        - 2006.06
    * Synopsys PrimePowerPower
        - 2006.06
    * Synopsys JupiterXT
        - 2006.06
    * Cadence SoC Encounter/First Encounter (Design Planning)
        - 6.2
    * Cadence SoC Encounter/NanoRoute (Place & Route)
        - 6.2
    * Synopsys Astro (VCLEF, .lib input)
        - 2006.06
    * Mentor Graphics Calibre (GDSII, CDL)
        - 2005.4_8.13
    * Adobe Acrobat Reader (PDF Documentation)
        - 5.0
    * Sun Solaris Operating System (Generator Software)
        - 8
    * Redhat Linux Operating System (Generator Software)
        - RHEL 3.0


Technology Implementation
-------------------------
This section provides information on items that may not be included
in the foundry documentation.

  Characterization Corners:
        - Timing and power views characterized at the following conditions:
           Typical      P/V/T = TT/1.0V/25C
           Fast@-40c    P/V/T = FF/1.1V/-40C
           Fast@0c      P/V/T = FF/1.1V/0C
           Slow         P/V/T = SS/0.9V/125C
           Slow         P/V/T = SS/0.9V/-40C
           Leakage      P/V/T = FF/1.1V/125C

http://www.4shared.com/file/iV37d2LW/fe_cln65gplus_rf-sp-adv-v50_20.html
发表于 2013-1-3 08:35:13 | 显示全部楼层
打不开链接?
发表于 2013-1-3 10:39:59 | 显示全部楼层
打不开链接+1
发表于 2013-1-3 22:43:37 | 显示全部楼层
打不开链接+2
 楼主| 发表于 2013-1-4 00:04:01 | 显示全部楼层
uploading alternate link for all.
 楼主| 发表于 2013-1-4 00:20:32 | 显示全部楼层
Uploaded to new site.

http://depositfiles.com/files/fn8ns8nqt
发表于 2013-1-4 08:15:30 | 显示全部楼层
要好好學習一下
发表于 2013-1-4 09:00:49 | 显示全部楼层
Hold !
发表于 2013-1-4 09:47:54 | 显示全部楼层
回复 6# imhell


    只有Singal Ports SRAM Compiler,其它的呢?!
    谢谢!!
发表于 2013-1-4 09:50:18 | 显示全部楼层
要翻墙
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:39 , Processed in 0.028310 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表