在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4496|回复: 8

2012年IPC第一届PCB设计大赛(中国区)作品

[复制链接]
发表于 2012-12-19 19:56:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
2012年IPC第一届PCB LAYOUT设计大赛(中国区)作品

所用软件版本为cadence16.5

冠军选手作品.zip (741.07 KB, 下载次数: 174 )
发表于 2013-1-25 21:05:24 | 显示全部楼层
太需要了,谢谢楼主
发表于 2013-1-25 21:06:24 | 显示全部楼层
很需要,谢谢术楼主
发表于 2013-8-31 10:40:31 | 显示全部楼层
太需要了,有很多地方可以学习的。
发表于 2013-10-14 16:48:29 | 显示全部楼层
我看了觉得一般。有可取之处也有缺点。
32位的ddr3仅仅用了2个内层和部分底层就完成了。布线也比较美观。大多的线都达到了3w原则。
但是,这种布局和布线也就是个简单个考试和比赛。从实际做产品来说,4个ddr3芯片间距有点大,还可以再紧凑一点,给左右两边流出较多的通道。整体布线太过扩散,致命的是左边有部分线已经跨到DM2_DDR_VTT
电源转换的过孔区域区了。现实中是要考虑其他模块、信号对ddr3信号线的干扰,要尽量把ddr3的信号线处理
在独有的区域。设计者同时用多层包地铜箔的方式来解决,这点怎么就处理不好呢?
若是我在现有库的情况下布局、布线到完成用不了6个小时。不知道他用了多久。
发表于 2013-10-17 16:31:48 | 显示全部楼层
哈哈 感谢分享
发表于 2013-11-5 15:09:13 | 显示全部楼层
好东西 必须顶
发表于 2014-11-7 16:38:52 | 显示全部楼层
呵呵!没有原理图呀!
发表于 2015-4-12 14:21:11 | 显示全部楼层
谢谢楼主分享!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 23:09 , Processed in 0.070813 second(s), 12 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表