马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
本帖最后由 a292335090 于 2012-12-3 09:57 编辑
DREQ何时才能变高
FIFO buffer为多少时,DREQ才变高?vs1003解码192bitrate的MP3音频,发送一定数量的数据给FIFO进行解码,DREQ长时间处于低电平,在DREQ变高之前,FIFO buffer早已为空。如果用128bitrate和192bitrate解码相同数量的音频数据,128bitrate,DREQ会变高,而192bitrate,长时间不变高,猜想:vs1003在处理192bitrate时有延时? 产品简介:VS1000/VS1103/VS1011/VS1003/VS1033/VS1053/VS1063/VS8053/VS1005 VS10XX 芯片是威声(VLSI)专注开发的音频编解码芯片,具有低功耗、高保真的音质效果,编解码格式全面,带有自主产权的低功耗DSP 处理器核VS_DSP4,可做主机也可做丛机。 VS1005是目前世界上最集成的音频编解码芯片,是VLSI最新推出的旗舰产品。 模拟硬件特性 : ·多达3通道 24 位音频 ADC ·双 24 位音频 DAC ·30Ω立体声耳机驱动器 ·内置麦克风放大器 ·RDS立体声调频无线电接收机 ·10 位 ADC,3-5个外部输入 ·单电源操作,内置四个可编程调节器 数字硬件特性 ·最大00MIPS VS_DPS 4处理器核心 ·多达128KB(32 千字)程序 RAM
·多达128KB(64 千字)数据 RAM ·受保护的 8Mbit FLASH( 可选) ·USB2.0高速设备/主机(480Mbit/S) ·I2S 和 SPDIF数字音频接口 ·EEC 模式的 NAND FLASH接口 ·SD卡接口 ·2路 SPI总线接口 ·10BaseT 以太网控制器 ·UART 接口 ·所有数字引脚均为用户可配置通用 IO ·灵活的时钟选择,默认 12.288MHz下操作 ·内置数字逻辑使用的锁相环时钟倍频器 ·电池备份存储的实时时钟 RTC ·里德-所罗门纠错 ·通过 JTAG 可以使用 VSIDE进行硬件调试 主要应用市场: 广播、车载、电梯、楼宇对讲、卡拉OK、录音笔、智能家居(背景音乐)、VOIP、学习机、故事机、高档玩具、音箱、点读机、多媒体、公交报站器、手持式语音设备、平安城市、银行系统、矿下设备、收音机、电子音乐产品以及一切发声设备想提高指示器音质效果的市场领域 1、
为什么选用VLSI的产品? 答:低功耗,高保真音质(具体功耗:空载18ma, 满载一般40ma) 2、
音质有多好? 3、
开发环境?
答:全免费的VSIDE开发环境,开元系统,VLSI系列的产品开发工具通用,不会出现开发一个型号换一套开发工具的情况,而且现有的VLSI系统的芯片可以PIN对PIN替换 |