在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: cyydx

[求助] sense-amplifier based flip-flop(SAFF) 亚稳态

[复制链接]
 楼主| 发表于 2012-11-13 16:28:11 | 显示全部楼层
回复 10# cyydx


    这样我怎么确定仿真时间啊?tran跑2us觉得输出正确或错误了,再延长仿真时间发现输出又变化了...
    若跑2us来看,则metastability window也有几十个ps,该怎么降低呢?
 楼主| 发表于 2012-11-16 10:02:04 | 显示全部楼层
没有人了解这个东西吗?
 楼主| 发表于 2012-11-16 10:53:28 | 显示全部楼层
哈哈!一周了,终于把这个问题解决了,加一个管子一切都OK
 楼主| 发表于 2012-11-16 10:54:26 | 显示全部楼层
刚好像灵光一闪一样明白了。。。
发表于 2012-11-26 09:13:11 | 显示全部楼层
楼主说的详细点啊,别卖关子呀

回复 13# cyydx
发表于 2012-11-26 09:17:19 | 显示全部楼层
你说的是在第一级的latch底部,加一个always on的nmos管子么?
回复 14# cyydx
 楼主| 发表于 2012-11-26 09:54:43 | 显示全部楼层
是的,在其它论文中看到加了,但主要是说对速度有影响
发表于 2012-11-27 06:55:28 | 显示全部楼层
回复 17# cyydx

我觉得不仅仅是速度吧。可以看那篇2000年的jssc原文,主要是避免clk high期间input多次变化产生影响。

我猜,可能是他的博士论文里面少画了一个这个nmos管子,离开这个管子应该不工作才对。。。
 楼主| 发表于 2012-11-27 17:23:16 | 显示全部楼层
回复 18# littledavid


我觉得不加这个管子,只要CLK跳变为高电平,得到输出结果之后,输出也不再会对之后的输入响应了,因为相应的交叉耦合的NMOS管被关死了
发表于 2012-11-28 01:44:02 | 显示全部楼层
回复 19# cyydx

我觉得这个结构很有意思,如果没有那个always on的nmos的话,latch是没有形成的,因为交叉耦合的nmos没有共地。因此你说的被锁定可能也就不存在。

我想着可能也就是为啥你之前仿真不对的原因。
   

分析归分析,回头有空我做个仿真试试吧。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 04:45 , Processed in 0.027581 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表