sense-amplifier based flip-flop(SAFF) 亚稳态

cyydx · 发表于 2012-11-13 16:28:11

回复 10# cyydx

这样我怎么确定仿真时间啊？tran跑2us觉得输出正确或错误了，再延长仿真时间发现输出又变化了...
若跑2us来看，则metastability window也有几十个ps，该怎么降低呢？

cyydx · 发表于 2012-11-16 10:02:04

没有人了解这个东西吗？

cyydx · 发表于 2012-11-16 10:53:28

哈哈！一周了，终于把这个问题解决了，加一个管子一切都OK

cyydx · 发表于 2012-11-16 10:54:26

刚好像灵光一闪一样明白了。。。

littledavid · 发表于 2012-11-26 09:13:11

楼主说的详细点啊，别卖关子呀

回复 13# cyydx

littledavid · 发表于 2012-11-26 09:17:19

你说的是在第一级的latch底部，加一个always on的nmos管子么？
回复 14# cyydx

cyydx · 发表于 2012-11-26 09:54:43

是的，在其它论文中看到加了，但主要是说对速度有影响

littledavid · 发表于 2012-11-27 06:55:28

回复 17# cyydx

我觉得不仅仅是速度吧。可以看那篇2000年的jssc原文，主要是避免clk high期间input多次变化产生影响。

我猜，可能是他的博士论文里面少画了一个这个nmos管子，离开这个管子应该不工作才对。。。

cyydx · 发表于 2012-11-27 17:23:16

回复 18# littledavid

我觉得不加这个管子，只要CLK跳变为高电平，得到输出结果之后，输出也不再会对之后的输入响应了，因为相应的交叉耦合的NMOS管被关死了

littledavid · 发表于 2012-11-28 01:44:02

回复 19# cyydx

我觉得这个结构很有意思，如果没有那个always on的nmos的话，latch是没有形成的，因为交叉耦合的nmos没有共地。因此你说的被锁定可能也就不存在。

我想着可能也就是为啥你之前仿真不对的原因。

分析归分析，回头有空我做个仿真试试吧。

账号		自动登录	找回密码
密码			注册

[求助] sense-amplifier based flip-flop(SAFF) 亚稳态