高级ASIC设计工程师（无线信道）——上海

zpzheng

高级ASIC设计工程师（无线信道）
岗位职责：
1、定义设计模块结构并编写芯片设计规范；
2、使用VHDL/Verilog编写逻辑模块的RTL代码；
3、编写测试向量对模块进行仿真验证；
4、在FPGA平台上进行芯片级的测试验证；
5、进行模块级的芯片综合与时序分析；
6、编写完整的设计和验证报告。

任职要求：
1、具有电子或通信工程类硕士以上学历；
2、 熟练运用Verilog/VHDL进行芯片前端设计，熟练运用设计仿真综合和测试工具，如quartus，Xilinx，modelsim，nc，debussy，逻辑分析仪，信道仿真设备等；
3、深刻理解数字电路设计和时序分析方法，并拥有故障定位和解决问题的能力；
4、深刻理解通信原理、数字信号处理等基础知识，熟悉无线通信原理与常用算法；
5、具有3年以上芯片设计经验，拥有无线通信物理层开发项目（如DTMB、CMMB、DVB、3G, LTE等）经验者优先；
6、工作认真严谨，积极上进；
7、良好的团队合作意识和沟通能力。

邮箱：carrie.zheng@jobic.cn
电话：0755-26490606

zpzheng

欢迎关注，，周末愉快

wujing198

看到楼主的头像，友情帮顶。

zpzheng

回复 3# wujing198


    谢谢！