在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5004|回复: 4

在做16位AD转换中 在PCB布线时候需要注意哪些事项

[复制链接]
发表于 2012-10-16 20:08:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在做16位AD转换中 在PCB布线时候需要注意哪些事项
 楼主| 发表于 2012-10-16 20:08:53 | 显示全部楼层
对于ADC来说,在设计时,高位数ADC能带来较好的量化信噪比,但是也不是绝对的,如果系统其他部分没有设计好的话,它所能达到的有效位数有可能会很少。如,系统的采样钟质量,输入信号频率设计等等。所以这是一个系统级别的问题。另外,对于高频的采样钟和输入信号。
 楼主| 发表于 2012-10-16 20:09:13 | 显示全部楼层
1. 整体布局:是否地分割把数字地与模拟地分开.如果能控制好模拟与数字的分区则各自回流.如果控制不好则可以不分割.而分区

2. 电源走线与铺地:有高频率的信号线尽量远离电源线.数字电与模拟电磁珠隔离.

3.打过孔:根据电流大小计算过孔的个数与大小.
 楼主| 发表于 2012-10-16 20:09:21 | 显示全部楼层
1.信号输入端应加上滤波电路(RC滤波,也可以用外部滤波器)。

2.单独的模拟地和数字地引脚,但AGND与DGND引脚却在内部通过基板连在一起,布线时,不得将两个引脚连接到分离的两个地平面,除非这些接地层在AD附近连到了一起。

3.电流路径尽可能短,禁止将数字电流强制流入模拟地。

4.芯片不允许走数字信号线,以减少耦合(下面若铺地,则不受此限制)。

5.电源线尽可能宽,以减少阻抗,提供低阻抗路径。

6.时钟等快速开关信号应利用数字地屏蔽起来,以避免辐射干扰。

7.禁止将时钟信号走线布设在输入通道附近,避免数字信号,模拟信号相互交叠干扰。

8.线路上下两侧走线应彼此垂直,若下面有铺地层,可以不受此限制。

9.去耦电容典型参数参照芯片资料的推荐电路选取
发表于 2015-12-10 16:48:38 | 显示全部楼层
回复 3# vipjph


   牛啊啊,威武,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 21:05 , Processed in 0.026584 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表