去某外企面试被问到的问题2：Capless LDO中开环共轭极点

joeyiccc · 发表于 2021-8-18 16:50:02

xiaowanzi88 发表于 2012-10-12 16:45
其实，这个问题的核心在于Gain Margin。
Ti，ST类似外企的面试官喜欢从不同角度考量工程师对于稳定性的理解 ...

你说到点上了

下山途中 · 发表于 2021-8-19 03:25:34

我认为他就只是想让你说反馈系数小于1，那么整体的complex poles 就会在左半平面。具体的要分析的，但产生的原因就是Pwoer transistor 的 Cgd导致了一个RHP。

503860720 · 发表于 2022-4-13 21:38:01

:):)

敬山一休 · 发表于 2022-4-14 15:18:16

有时间研究一下

503860720 · 发表于 2022-4-14 22:22:08

503860720 · 发表于 2022-4-14 22:36:33

wkp1992101 · 发表于 2023-5-22 15:44:07

accel30 发表于 2012-11-9 15:15
按照此电路做了个电路流片了，仿真没问题，但测试出来结果：在数字模块打开时（此块数字电路规模较大），输 ...

请教一下，怎么解决的？我做了一个LDO，负载就直接是数字子模块电路（无其他额外负载），第一级就是折叠式运放（各支路电流比较小，uA级别）。第二级是直接NMOS管M1（作为功率管）输出。M1尺寸足够大，所以主极点在片内，次级点在输出。将输出bonding到片外测试，发现1%的芯片测到的电压偏大（低温表现更明显，测到约15%电压偏大）。

georgezy · 发表于 2023-8-16 16:13:05

Mark！

gq101120055 · 发表于 2023-12-26 18:07:50

看到最后也没有答案啊，作者现在搞明白了么

Linzk · 发表于 2023-12-26 20:04:34

开环中存在一个闭环，且闭环阻尼系数小于1时（若是普通双极点系统，该条件等效为次极点在4倍GBW以内或相位裕度小于76度）会在开环的传输函数中出现共轭极点（个人理解

）

[讨论] 去某外企面试被问到的问题2：Capless LDO中开环共轭极点

浏览过的版块

站长推荐 /1