在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3004|回复: 0

[模拟] 基于CDCE72010锁相环电路稳定性分析和仿真方法

[复制链接]
发表于 2012-6-9 16:53:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 vipjph 于 2012-6-9 16:56 编辑

本文主要介绍CDCE72010 锁相环的工作原理和相关应用,重点讨论了在锁相环电路设计中关于稳定性的分析和判断准则。并结合例子,提供了一种采用通用仿真工具分析锁相环电路设计的稳定性问题,以解决CDCE72010锁相环电路稳定性的设计问题。

1 引言
2 锁相环稳定性分析
2.1 CDCE72010 锁相环模块电路
2.2 无源RC滤波
2.3 环路稳定性判断依据
2.4 CDCE72010 锁相环等效模型
3 CDCE72010 锁相环稳定性仿真方法
3.1 Mathcad分析
3.2 基于Spice模型仿真
4 结论
5 参考资料

点击下载(免信元)
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 12:01 , Processed in 0.029859 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表