在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6692|回复: 7

[求助] 请教一个 layout xl 时 pcellvarfailed 的问题

[复制链接]
发表于 2012-5-22 19:18:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
cadence virtuoso schematic xl 到 layout, gen from source 出来的管子, 显示大白字 pcellvarfailed ,直接i调进pdk库里的管子可以显示 ,
重启icfb还是老样子。 请问各位大神哪些地方出了问题 ?
发表于 2012-5-23 08:47:40 | 显示全部楼层
没遇到过这个问题 帮顶
发表于 2012-5-23 08:56:34 | 显示全部楼层
没遇到过这个问题 跟着帮顶
发表于 2012-5-23 09:45:43 | 显示全部楼层
通常是沒安裝好
或是檔案有缺
发表于 2012-5-23 21:08:51 | 显示全部楼层
回复 1# szsz2011


    PDK的问题,或者你软件版本太低。看看PDK的帮助,需要什么版本的virtuoso
发表于 2012-6-12 14:23:54 | 显示全部楼层
我遇到过,如果开ICFB就直接双击那个cell的layout就会这样,我的方法是先找到生成那个layout的电路,然后用layoutXL打开那个cell的layout就好了,你可以试试,不过我不知道这是不是规范做法。
发表于 2012-6-27 16:49:06 | 显示全部楼层
也有可能电路上某个参数写错了,比如W写成 4*5um类似的值。
有些PDK计算不到这样的值,pcell显示就会出问题。
发表于 2012-7-24 19:08:38 | 显示全部楼层
貌似是器件参数有误
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 00:17 , Processed in 0.027292 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表