在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2646|回复: 4

求助关于关于FIR滤波器的Verilog程序

[复制链接]
发表于 2012-4-22 20:59:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
刚刚开始学习verilog 和相关的东西
老师要求写个带通滤波器
我网上找了些FIR滤波器的Verilog程序
不知道低通高通带通的不同是在程序的哪些地方体现出来的?
 楼主| 发表于 2012-4-22 21:15:52 | 显示全部楼层
求助求助求助。。。
发表于 2012-5-10 21:47:31 | 显示全部楼层
看来你需要恶补一下信号处理的基础书籍了。对于一个FIR滤波器,其实就是抽头因子不同决定了滤波器是高通低通还是带通带阻。
发表于 2012-11-5 21:43:22 | 显示全部楼层
利用FIR IP核,例化之后,可以生成Verilog HDL。
发表于 2012-11-8 22:21:43 | 显示全部楼层
要不然你用matlab的fdatool,可以生成各种不同的系数。滤波器不一样就是阶数、系数不一样决定的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-22 05:43 , Processed in 0.031627 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表