大家好,sv文件用modelsim编译行吗?好像都在用vcs阿

graduate2010 · 发表于 2012-4-8 10:49:10

您需要登录才可以下载或查看，没有账号？注册

x

大家好

graduate2010 · 发表于 2012-4-8 11:00:34

大家给咱讲讲哈

gaurson · 发表于 2012-4-9 13:49:45

没问题，纯粹的SV的话，高版本的都支持的。

lsy0000417937 · 发表于 2012-4-12 22:26:29

是吗？

飞扬紫百合 · 发表于 2012-4-13 07:03:45

基本上大部分平台都支持

soc_apple · 发表于 2012-4-23 12:05:26

可以支持，也可以用questa

wojiaomazhigame · 发表于 2012-4-23 12:40:11

asdfasdf

huakaimanlin · 发表于 2012-4-23 12:55:10

总有来骗积分的。。。不知道支不支持混合编译，比方说我的设计是verilog，但是tb是systemverilog，这样子编译行不行？

sky_one · 发表于 2012-4-24 16:58:53

可以啊，用版本高一点混合编译是没有问题的

mar · 发表于 2012-5-24 14:16:21

在windows下，用questasim，支持sv和sv+v，sc也支持，linux下，questasim和vcs都可以。

[求助] 大家好,sv文件用modelsim编译行吗?好像都在用vcs阿