手机号码,快捷登录
找回密码
登录 注册
原帖由 zhentizhi 于 2006-11-28 13:13 发表 这是verilog 中关于如何书写testbench的课件. 对于跟我一样刚学verilog的人可能有帮助吧. 多谢支持!!!
举报
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-6-26 09:53 , Processed in 0.021838 second(s), 7 queries , Gzip On, MemCached On.