并联电容的阻抗

haposa · 发表于 2012-6-25 09:52:13

好文章..

zcs841017 · 发表于 2012-6-25 21:19:16

反谐振点

rogergong · 发表于 2012-6-26 22:42:10

其实楼主做的是PDS设计的部分，电源系统设计中需要设计电容系统来在不同的频率上降低电源系统的阻抗，以使得电源系统能够更加快速的相应系统电流变化导致的电压降低效应，两个电容并联可以拓宽低阻范围，但是并联共振会造成阻抗的极点，索性电容是有引线电阻的，所以实际中并联共振阻抗没有那么大，但是也必须要考虑这个问题

fengjie0728 · 发表于 2012-7-14 17:53:34

不明白啊不明白

yanbin_c · 发表于 2012-7-20 17:06:04

ADS也可以完成啊～

yfgogo · 发表于 2012-8-5 10:29:09

并联电容出现零点和极点，如果设计当中中心频率正好在零点或极点，有什么危害啊。何为零点、极点。望大侠指点。谢谢

xiayngg · 发表于 2012-8-11 07:19:52

我吃西红柿我吃西红柿

jstg123 · 发表于 2012-11-14 21:06:23

这个就是RC 震荡了。仿真结果定量地表现了电路情况。

llemmx · 发表于 2012-11-26 09:52:44

学习一下，以前从未仔细考虑过

yangvictor · 发表于 2013-4-25 18:02:29

看看就好！

[原创] 并联电容的阻抗

站长推荐 /2