BCD工艺ESD注意的一些东东！用的拿去~~

sha_king · 发表于 2012-9-4 18:19:15

准备去tapeout了，赶紧找点ESD的复习一下

sha_king · 发表于 2012-9-4 18:33:09

谢谢分享

sha_king · 发表于 2012-9-4 18:33:41

谢谢LZ无私的分享

shrbht · 发表于 2012-9-23 12:17:33

谢谢啊!顶!

hhucwyd · 发表于 2012-9-25 08:51:13

赞！thx

duduxy · 发表于 2012-9-25 15:32:29

居然已经没钱了

snake6269 · 发表于 2012-10-10 16:59:26

感谢楼主的分享了，谢谢啊！

luyanhs · 发表于 2012-10-16 15:23:29

谢谢分享錒

dabing · 发表于 2012-10-17 16:04:37

本帖最后由 dabing 于 2012-10-17 16:44 编辑

”对于ggnmos，高压工艺中，drain端通常由hvnw和nplus组成，hvnw在有的工艺中也叫做drift region, 反正都是为了提高drain端耐压得，那么我们在做esd的时候，通常会拉大drain contact to gate之间的spacing,与此同时hvnw和nplus的面积也会增大，那么在这里可以单纯的增大hvnw的面积而不增大nplus，另外一种就是把hvnw和nplus的面积同时增大，那么后者会比前者的esd性能更好一些“
对于文章中提到的这点不敢苟同，对于采用LDMOS结构做的ESD，drain2gate的距离就很大，而且drain端是FOX，FOX的厚度非常厚，具体的厚度可以查阅，从而得到最大介质击穿电场强度，我相信，是远远大于你LDMOS器件的Vth1的，所以没有必要担心drain2gate的介质击穿
其次，采用这种单纯的ggnmo结构，vth1的电压一般会很高，所以esd测试的时候HBM就很难通过，所以单纯的增加drain的area是很难改善esd device的snapback特性的（前提条件是LDMOS的drain area已经满足ESD 泻放电流的要求)，如果考虑电流流向（电流主要是水平流向，不涉及纵向电流）的话，单纯增加平行沟道方向的宽度是微乎其微的，增加正交与沟道方向的drain aera即diode横向面积是比较有效的，这个我没有做过实验，都只是分析，如果有什么不对，请指出，thanks
最近一直在为项目的esd困扰，希望与楼主可以做个朋友，我站短你我的联系方式

sisc1525 · 发表于 2012-10-18 17:25:49

全面支持共享！！！

[转贴] BCD工艺ESD注意的一些东东！用的拿去~~

站长推荐 /2