马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
这里有一个问题向专业人士请教。 下图为ALL to AGND(+)的ESD测试case示意图。这里假设只有图中画红叉的那个NMOS在DVCC to AGND(+)的测试中被损坏,其他测试case未造成任何其它器件损伤。
ESD测试示意图
当ESD正脉冲对除了AGND pin外都打一遍后,再对各个pin测量IV特性。 当测DVCC的IV特性时,AVCC、AGND、DGND全部接“地”,然后在DVCC上加正负电压,测试DVCC上的电流。由于图中画红叉的那个NMOS被击穿,因此DVCC的IV特性必然不同于测试ESD之间的IV特性,因此我们说DVCC pin未能通过ESD测试。 现在的问题是当我们测DGND的IV特性时,是不是AVCC、AGND、DVCC全部接“地”,然后在DGND上加正负电压,测试DGND上的电流。同样由于图中画红叉的那个NMOS被击穿,因此DGND的IV特性必然不同于测试ESD之间的IV特性,难道我们也说DGND pin也未能通过ESD测试吗?这显然和我们的假设相矛盾。 由于我对ESD测试的流程不是很清楚,因此上面的描述是否不符合实际的测试流程。 敬请指正! |