在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 15041|回复: 16

[求助] IC ESD测试问题请教专业人士

[复制链接]
发表于 2012-3-2 10:25:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

这里有一个问题向专业人士请教。

下图为ALL to AGND(+)ESD测试case示意图。这里假设只有图中画红叉的那个NMOSDVCC to AGND+)的测试中被损坏,其他测试case未造成任何其它器件损伤。

ESD测试示意图

ESD测试示意图 ESD正脉冲对除了AGND pin外都打一遍后,再对各个pin测量IV特性。

当测DVCCIV特性时,AVCCAGNDDGND全部接“地”,然后在DVCC上加正负电压,测试DVCC上的电流。由于图中画红叉的那个NMOS被击穿,因此DVCCIV特性必然不同于测试ESD之间的IV特性,因此我们说DVCC pin未能通过ESD测试。

现在的问题是当我们测DGNDIV特性时,是不是AVCCAGNDDVCC全部接“地”,然后在DGND上加正负电压,测试DGND上的电流。同样由于图中画红叉的那个NMOS被击穿,因此DGNDIV特性必然不同于测试ESD之间的IV特性,难道我们也说DGND pin也未能通过ESD测试吗?这显然和我们的假设相矛盾。

由于我对ESD测试的流程不是很清楚,因此上面的描述是否不符合实际的测试流程。

敬请指正!

发表于 2012-3-2 22:46:39 | 显示全部楼层

ESD测试组合-GJB548

ESD测试组合-GJB548

1),"AVCC、AGND、DGND全部接“地”,"应该是只有AGND接地

2),"因此DVCC的IV特性必然不同于测试ESD之间的IV特性,因此我们说DVCC pin未能通过ESD测试"
    是因为DVCC对AGND测试I-V曲线,在ESD前后发生重大偏移

3),"现在的问题是当我们测DGND的IV特性时,是不是AVCC、AGND、DVCC全部接“地”,"
     A,地对电源做ESD测试,测试地与电源之间的I-V曲线;
     B,地对地做ESD测试,测试地与地之间的I-V曲线
发表于 2012-3-3 22:32:27 | 显示全部楼层
如果说是VDD对GND的问题,那么你们的VDD对GND耐压是?500V?1000V?1500?一则可能是因为这个管子的W/L太小,还有就可能是该管子上电源与地的走线太近造成的!或者NWELL的距离太近造成的!
 楼主| 发表于 2012-3-5 09:48:15 | 显示全部楼层
后来请教了专业人士,给出的答复如下,大家可以参考:
假设芯片里具有AGND1、AGND2,DGND,AVCC1,AVCC2,DVCC,一般IO,这里以ALL to AGND1(+)为例说明如下:
第一步对所有的pin先量测一下IV 特性:所有的电源和GND( 包括AGND1、AGND2,DGND,AVCC1,AVCC2,DVCC)全部接“地”,对一般IO加正反向电压,量测电流(一般MK2 機台default force I 量V如果要force V量I就要特別提出),如果是对某一电源或者“地”,则是其它剩余的所有电源和GND接“地”,然后对该电源或者GND加正反向电压,测量电流;
第二步对除了了AGND1 pin外,对所有的pin打正ESD脉冲;
第三步对打过正ESD脉冲的芯片所有pin重新量测一下IV特性,方法应该和第一步相同(AGND1也要单独进行IV特性量测吗?此時並不會量AGND1的IV,因為它不是Zap的pin,除非在整個測完後另外单独进行IV特性量测,這也要另外提出有此需求);
第四步是对比第一步和第三步量测的IV特性,如果某一pin的IV特性偏差前后差别超过30%,即认为该pin ESD fail(這裡是指IV Curve 超過判定標準,依規範定義還必須經過DC參數及功能測試來做最後判定,大部分客戶還是會依IV FAIL 來做分析及改善)。
发表于 2012-3-15 18:12:59 | 显示全部楼层
回复 4# jiangbing1975

其实只要量到两个pin间的I-V曲线就可以,因为量测时是加正负双向电压的。所以以哪个pin为参考点量是无所谓的。比如量power pin的IV曲线的时候加正电压是以gnd为参考点,加负电压时就和量gnd pin 时在gnd pin 上加正电压一样。
我认为你举的那个例子应该认为power 和 gnd pin都fail, 因为这两个pin之间的IV曲线和之前不一样。当然一般我们会省略这点,因为打ESD的时候一定是在两个pin之间做的,所以没有必要都提及。
发表于 2012-6-13 21:37:37 | 显示全部楼层
发表于 2012-6-21 12:59:55 | 显示全部楼层
我觉得这里存在设计上的一个问题!
对于DVDD而言,需要靠两个RC Clamp结构实现ESD?
PMOS电容如果存在一定偏差,一个open drain nmos先导通,另外一个后导通。自然挂掉其中一个,如果说是这个open drain nmos抗ESD能力不够,那为什么另外一个同样的结构的nmos不挂?很少看到用两个RC clamp抗VDD对GND的ESD。如果VDD对GND没有其他ESD通路,这样的设计不是Robust的!
发表于 2012-10-14 17:47:49 | 显示全部楼层
good sharing!
发表于 2012-10-15 10:05:11 | 显示全部楼层
学习,学习。
发表于 2013-2-22 11:09:33 | 显示全部楼层
每一个RC CLAMP都能挺过ESD,那么加两个会更好
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 14:58 , Processed in 0.039869 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表