在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: carolin

verilog import 产生schematic

[复制链接]
发表于 2021-4-8 23:52:58 | 显示全部楼层


peterlin2010 发表于 2021-1-20 21:06
首先须schemaic/symbol base 的 Standard cell library .
  须先 建好 standard cell .
verilog Import  ...


請問能有詳細的說明嗎?
最近也遇到這個問題~感謝阿
发表于 2021-4-9 07:10:33 | 显示全部楼层

virtuoso 直接 verilog import , 那个STD_CELL 有 VDD GND  去宣告
  转入就图  OK阿. 若是STD_CELL 没出POWER GND  最後宣告 global.. 才能仿真

IMPORT 会问你  STD_CELL 位置 , 好像没给会变方块图,建议 找SDT_CELL  至於 INV NAND NOR 会有SYMBOL .



发表于 2023-4-5 11:47:57 | 显示全部楼层
能详细说一下吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 06:45 , Processed in 0.016261 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表