在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2957|回复: 1

[招聘] 谱瑞集成电路(上海)诚聘digital verification engineer

[复制链接]
发表于 2012-1-17 15:07:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 vivikinghjf 于 2012-1-17 15:08 编辑

谱瑞集成电路(上海)有限公司

职位:

Digital Verification Engineer


RESPONSIBILITIES:

- Develop and execute verification plan

- Develop and maintain verification environment from unit level to system level

- Define and implement functional/code coverage plan

- Code/functional coverage analysis

- Responsible for running both RTL & gate level simulation

- Develop testing and regression methodologies for new verification flow

- Develop/maintain/enhance environment tools/scripts/makefiles


REQUIREMENTS:

- Proficient and experienced with the C/C++ program

- Experience in ASIC design or verification

- Proficient with Verilog HDL - Proficient with one or more scripting languages, such as Shell, Perl and TCL

- Familiar with logic simulators and debug tools (VCS, NC-Verilog, Verdi etc)

- Familiar with hardware verification language(Vera, Specman-E, SystemC, SystemVerilog), SystemVerilog is a strong plus

- Skill on Makefile is required

- Experience with Verilog PLI is a plus

- Master degree in Electrical Engineering/Computer

说明:公司介绍请看2011中国IC设计十佳No.1:http://laoyaoba.com/wordpress/?p=4209

职位要求:职位要求并没有硬性的规定。软件编程佳且具备一定硬件基础的人都可以考虑,计算机系或学嵌入式的比较合适。

有兴趣的同学朋友们欢迎请将简历发到viking.huang@paradetech.com

 楼主| 发表于 2012-1-17 17:47:22 | 显示全部楼层
人工置顶!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 20:31 , Processed in 0.024716 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表