在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 30707|回复: 83

[求助] Design and Modeling of PLL Based CDR for Inter Chip Communications

[复制链接]
发表于 2011-12-11 21:22:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Design and Modeling of PLL Based CDR for Inter Chip Communications  http://www.amazon.com/Design-Modeling-Based-Communications-Verilog/dp/3639185544  谁有这本书? 谢谢
发表于 2011-12-12 19:43:27 | 显示全部楼层
这是篇论文。国外写得好的论文,也可以找出版社直接出版。 abbr_df29135f9d47a5983f9de9169d6f41c1.pdf (8.57 MB, 下载次数: 2450 )
发表于 2011-12-12 19:44:48 | 显示全部楼层
文件名为什么会变成乱的?
Design and Modelling of Clock and Data Recovery Integrated Circuit in 130nm CMOS Technology for 10Gbs Serial Data Communications [Assaad 2009].pdf
发表于 2011-12-12 20:37:48 | 显示全部楼层
thanks
发表于 2011-12-16 08:43:39 | 显示全部楼层
very well
I am very appreciated with your post , thanks buddy
发表于 2011-12-16 10:25:09 | 显示全部楼层
Thanks for sharing the PhD thesis.
Good job !
发表于 2011-12-22 19:24:21 | 显示全部楼层
Thanks for sharing the PhD thesis.
Good job !
发表于 2012-1-4 22:55:34 | 显示全部楼层
xiexie
发表于 2012-1-5 10:07:26 | 显示全部楼层
thanks a loot
发表于 2012-8-28 13:57:50 | 显示全部楼层
感謝提供分享, 下來參考看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 18:35 , Processed in 0.024263 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表