同步bulk型DCDC, lowside NMOS管的时序考虑

seedcloud · 发表于 2011-11-30 10:45:56

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大虾:
   请问一下你们设计同步bulk型DCDC, lowside NMOS管的时序时,都要考虑哪些因素呢?

   是highside PMOS关断后,lowside NMOS经过一定dead time后无条件导通; 还是highside PMOS关断后,再确定SW端低于GND后(就是再加一个比较模块)再导通. 这两者有什么优缺点吗?

   再一个过零比较时,是采用电平形式控制NMOS的关断;还是边沿模式控制NMOS的关断,这两者又有什么优缺点呢?

   我采用的是 highside PMOS关断后,lowside NMOS经过一定dead time后无条件导通,及边沿模式控制NMOS的关断. 流片后发现部分芯片无法进burst模式,正在考虑这些原因.

   欢迎大家交流,谢谢.

[求助] 同步bulk型DCDC, lowside NMOS管的时序考虑

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1