在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2153|回复: 0

[求助] 同步bulk型DCDC, lowside NMOS管的时序考虑

[复制链接]
发表于 2011-11-30 10:45:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大虾:
     请问一下你们设计同步bulk型DCDC, lowside NMOS管的时序时,都要考虑哪些因素呢?

     是highside PMOS关断后,lowside NMOS经过一定dead time后无条件导通; 还是highside PMOS关断后,再确定SW端低于GND后(就是再加一个比较模块)再导通. 这两者有什么优缺点吗?

     再一个过零比较时,是采用电平形式控制NMOS的关断;还是边沿模式控制NMOS的关断,这两者又有什么优缺点呢?

     我采用的是 highside PMOS关断后,lowside NMOS经过一定dead time后无条件导通,及边沿模式控制NMOS的关断. 流片后发现部分芯片无法进burst模式,正在考虑这些原因.   

     欢迎大家交流,谢谢.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-13 10:17 , Processed in 0.014906 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表