在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
查看: 2890|回复: 3

[招聘] 帮starup型公司招ASIC Design Manager

[复制链接]
发表于 2011-11-23 15:37:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有意者可以将简历发送至邮箱,lily.12120@hotmail.com

asic Design Manager
职位描述: lead 5-6人

Responsibilities:

1.  Responsible for architecting each product, and for overseeing architecture definition, block partition, hdl code, synthesis, logic verification, system verification (FPGA), Analog IP design, and static timing analysis for pre and post layout.
2. Overseeing floor planning and place & route of the chip, including IP block integration
3. Manage a group of engineers to get the product successfully developed.

Requirements:
1. 5+ years experience as an ASIC/logic designer.
2. Must understand chip design from architecture down to GDS.
3. Must have good managerial skills.
4. Must be a good team worker, possess a good personality.
5. BS/MS in EE or higher.
发表于 2011-11-24 15:08:57 | 显示全部楼层
工作地在哪也没说清楚
发表于 2011-11-28 17:21:48 | 显示全部楼层
地点在哪里?
发表于 2011-11-30 14:39:35 | 显示全部楼层
前后端都懂啊,这样的人太少了吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 20:32 , Processed in 0.029537 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表