求ddr的电路形式

deangreen · 发表于 2006-11-16 11:26:44

您需要登录才可以下载或查看，没有账号？注册

x

ddr是利用时钟的上下沿来传输数据的，那末ddr用的是什么电路形式来采集时钟的上下沿，是由2个采集器，不太明白，请高手指教，最好把具体的电路给出来，或者是逻辑框图，谢谢了！

liuiang · 发表于 2006-11-16 13:18:15

可能是两套电路，一套用于采集上升沿，另外一套采下降沿。

deangreen · 发表于 2006-11-16 14:05:15

版主，能不能确切的说明一下，最好有一个逻辑的框图。
谢谢！

liuiang · 发表于 2006-11-19 14:22:55

deangreen · 发表于 2006-11-20 09:29:40

谢谢！
先看看

deangreen · 发表于 2006-11-20 11:52:41

版主，那个文档中并没有我所要的电路形式。
现在我的想法是有2个同步的时钟，用差分对连接，然后一个是上升沿触发，一个是下降沿触发，然后把两个选通信号，进行或操作，就生成了dqs信号。
谁有这方面的资料。请给我看一下
谢谢了！

liao5237 · 发表于 2006-11-25 16:58:07

谢谢分享啊

阿基里奥斯 · 发表于 2006-11-26 22:49:33

在DDR controller中，你说的这部分叫做DDR PHY，可以去找点PHY的设计资料，通常这个部分的逻辑简单，但设计到DDL等时序上非常严格的东西，对于STA和后端有较多约束。

jiangxd147 · 发表于 2007-3-30 10:49:15

谢谢分享!

sarumwl · 发表于 2007-4-19 09:52:38

谢谢三楼a

hey