PFD设计

yiqing0725 · 发表于 2020-3-16 18:01:20

可以看下输入clk的上下沿时间，太长，会引起pfd误判

sueccy · 发表于 2020-3-17 15:49:09

good question

lurenjie123 · 发表于 2021-8-19 11:09:26

我也用了这个TSPC 仿真看是复位和时钟都为0时然后输出是高电平，高电平就影响复位端去了造成初始逻辑混乱后面也就乱了，只能一开始用高电平压制复位端到0，防止逻辑混乱，加反相器之后CLK低电平变成高电平复位为0就能用了也不知道是本是这样

如果错的希望指出

[讨论] PFD设计