在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3603|回复: 1

[求助] 求关于画multi-bit delta-sigma调制器电容阵列版图时的经验

[复制链接]
发表于 2011-9-30 00:19:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在画一个0.13um下的4bit 离散时间delta-sigma调制器,我采用的是采样与反馈电容共用的结构,就是说要把采样电容平均分成15份,综合考虑性能和面积后,有一级的最小电容只有30fF! (这样的取值是否有问题?)如果版图处理不好,性能肯定惨不忍睹了(我现在没加DEM@@),不知大家有没有详细分析这方面考虑的文档也请有经验的您们不吝赐教啊!~~
发表于 2011-12-29 15:21:15 | 显示全部楼层
你问的应该是把最小电容过滤掉吧,这才commandfile里有选的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:11 , Processed in 0.021503 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表