联发科笔试题求解答！！！！！！！！！

zouyucqu2005 · 发表于 2011-9-5 17:46:33

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

设计一状态机，模拟手机输入英文状态；比如1，按1下是a, 2下是b, 3下是c; 如果切换到2, 则上面的字母显示到屏幕上；按 #则直接输出；按0和*不起作用。输入 [3:0], 输出 [4:0]. 要求写完整verilog.

optihack · 发表于 2011-9-14 04:04:12

额。。。看下fsm基础介绍，画个state diagram，照着写if statement就行了。。。
这种问题还是自己解决吧

rokwlp · 发表于 2011-9-15 00:16:56

你应聘的什么岗位？联发科也招FPGA的吗？招过去做什么?

兵临城下 · 发表于 2011-9-15 10:02:12

貌似很基础的啊，哈哈！

pontiff · 发表于 2011-9-15 21:51:55

说实话，这个写不出来，那你的书基本算是白读了
周末有时间贴个出来

digital_bird · 发表于 2011-9-17 22:31:20

只看到一群讲大话的

thanksoar · 发表于 2011-9-18 16:37:35

请各位高人指导！！！！！！！求改错！！！

module keyboard(in1,in2,in3,screen,print);
//in1~in3对应1,2，#。SCREEN,PRINT为屏幕显示和打印信号,1,2,3分别对应a,b,c
input [3:0] in1,in2,in3;

output [4:0] screen,print;

wire [3:0] in1,in2,in3;

reg [4:0] screen,print,state;

parameter idle=0,a=1,b=2,c=3
always @(posedge clk)

begin
case(state)
idle:begin
if(in1) state<=a;
else state<=state;
end
a:begin
if(in1) state<=b;
else if (in2) screen=1;
else if (in3) print=1;
end
b:begin
if(in1) state<=c;
else if（in2） screen=2;
else if (in3) print=2;
end
c:begin
if(in1) state<=a;
else if (in2) screen=3;
else if (in3) print=3;
default:
begin
screen=0;
print=0;
state<=state;
end
endcase
end
endmodule