在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8443|回复: 15

联发科笔试题 求解答!!!!!!!!!

[复制链接]
发表于 2011-9-5 17:46:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
设计一状态机,模拟手机输入英文状态;比如1,按1下是a, 2下是b, 3下是c; 如果切换到2, 则上面的字母显示到屏幕上;按 #则直接输出;按0和*不起作用。输入 [3:0], 输出 [4:0]. 要求写完整verilog.
发表于 2011-9-14 04:04:12 | 显示全部楼层
额。。。 看下fsm基础介绍, 画个state diagram,照着写if statement就行了。。。
这种问题还是自己解决吧
发表于 2011-9-15 00:16:56 | 显示全部楼层
你应聘的什么岗位?联发科也招FPGA的吗?招过去做什么?
发表于 2011-9-15 10:02:12 | 显示全部楼层
貌似很基础的啊,哈哈!
发表于 2011-9-15 21:51:55 | 显示全部楼层
说实话,这个写不出来,那你的书基本算是白读了
周末有时间贴个出来
发表于 2011-9-17 22:31:20 | 显示全部楼层
只看到一群讲大话的
发表于 2011-9-18 16:37:35 | 显示全部楼层
请各位高人指导!!!!!!!求改错!!!





module keyboard(in1,in2,in3,screen,print);
//in1~in3对应1,2,#。SCREEN,PRINT为屏幕显示和打印信号,1,2,3分别对应a,b,c
input [3:0] in1,in2,in3;

output [4:0]  screen,print;

wire [3:0] in1,in2,in3;

reg [4:0] screen,print,state;

parameter idle=0,a=1,b=2,c=3
always @(posedge clk)
       
        begin
                case(state)
                        idle:begin
                                if(in1) state<=a;
                                else state<=state;
                                end
                        a:begin
                                if(in1) state<=b;
                                else if (in2) screen=1;
                                else if (in3) print=1;
                                end
                        b:begin
                                if(in1) state<=c;
                                else if(in2) screen=2;
                                else if (in3) print=2;
                                end
                        c:begin
                                if(in1) state<=a;
                                else if (in2) screen=3;
                                else if (in3) print=3;
                        default:
                                begin
                                        screen=0;
                                        print=0;
                                        state<=state;
                                end
                endcase
        end
endmodule
发表于 2011-9-21 15:51:25 | 显示全部楼层
MTK要死人的,每天晚上10点,周6,周日不休息,
没有加班费,中秋节发100元
还是选synopsys吧,待遇好,培训多
发表于 2011-9-29 22:51:44 | 显示全部楼层
恩,同意楼上的
发表于 2011-10-3 15:57:08 | 显示全部楼层




    这个状态机都没有涵盖题中说的输入0或*这种情况,另外我有一点不明白的是题中说的输入【3:0】是指什么意思,我暂时理解是输入4个信号,而你代码中所表示的是3个输入信号,每个输入用4位表示。不知我理解对否?另外求高手贴出代码哈
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 15:32 , Processed in 0.071135 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表