在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3626|回复: 2

[求助] 诚心请教各位大牛关于用cadence仿PLL整体噪声的资料或过程~~

[复制链接]
发表于 2011-8-8 20:25:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟最近在仿个2.4G的PLL,能锁定,现在需要仿整个PLL的相位噪声~
看了一些帖子和资料之后,以下是小弟不明白的地方。请大牛们指教:
1、用PSS+PNOISE 仿每个模块的noise,其中在PFD+CP加理想电压源仿电流噪声,但是这个理想电压源电压应该怎么给,是锁定时的电压吗?
2、用PSS的时候,每个模块PSS分析的beat frequency应该怎么设定,例如我的参考频率是8M,我的PFD+CP模块的beat frequency应该设置8M吗,还是设置2.4G?LP和divider呢?
3、仿LP的时候,说仿的是电压noise,这个输出应该加什么,需要给输入吗?如果需要的话怎么给呢?
4、如何仿出PLL的输出频谱?

希望各位大牛帮忙解释一下~小弟不胜感激~也可加Q:544080257~
 楼主| 发表于 2011-8-9 15:44:49 | 显示全部楼层
自己顶!!
发表于 2011-12-15 21:54:16 | 显示全部楼层
回复 1# Sean8152


最近我刚开始仿真pll的相噪, 请问你现在知道pll的输出频谱应该怎么仿了吗?
如果知道的话,希望不吝赐教  谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 07:28 , Processed in 0.022477 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表