在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 8382|回复: 3

[求助] 求教关于VCO的PEX提取后仿参数问题

[复制链接]
发表于 2011-7-27 22:12:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
我用的库是tsmc18rf,VCO设计是用到了rfnmos和rfpmos。现在用PEX提取参数,但是PEX设置中有一个transistor level和一个Gate level,我两个分别试了一下,用transistor level后仿频率掉了200多兆(4bit电容阵列,@3.6G)而Gate level只掉了约50M左右,请问跑PEX时该选哪个去提取啊???有人懂的吗?????
发表于 2022-3-9 17:12:31 | 显示全部楼层
时间看起来过了好久了,我还是回答一下吧,用Gate level,不然会把你的电容提取两遍,C变成2C
回复 支持 反对

使用道具 举报

发表于 2022-7-19 15:34:45 | 显示全部楼层


   
登峰造极 发表于 2022-3-9 17:12
时间看起来过了好久了,我还是回答一下吧,用Gate level,不然会把你的电容提取两遍,C变成2C ...


你好   我想请教一下二者有啥不同?
因为以前一直都是设置成Transistor  Level   ;后面设置了H-Cells file  才改成Gete level 。加上H-cells这个设置与不加二者又有啥区别?


回复 支持 反对

使用道具 举报

发表于 2023-11-14 16:30:43 | 显示全部楼层
按我的理解,transistor level 是把layout全部打散后进行寄生参数提取,精度高,但数据量大;
gate level是将xcell中的器件当成理想器件,不再进行寄生参数提取。 对于电路中设计mom电容(本身就是利用寄生工作),走transistor会重复提取。得有正确的xcell,不然gate level跑不了的。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-12 05:29 , Processed in 0.045220 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表