|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
本帖最后由 cjsb37 于 2013-4-29 09:03 编辑
带80对LVDS，SATA、PCIe、PCI、光纤、DDR2、千兆网络、RS232的SOC芯片验证平台 |
一、各种总线的介绍
1、LVDS总线
LVDS（Low Voltage Differential Signaling)是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
几十年来，5V供电的使用简化了不同技术和厂商逻辑电路之间的接口。然而，随着集成电路的发展和对更高数据速率的要求，低压供电成为急需。降低供电电压不仅减少了高密度集成电路的功率消耗，而且减少了芯片内部的散热，有助于提高集成度。
减少供电电压和逻辑电压摆幅的一个极好例子是低压差分信号（LVDS）。LVDS物理接口使用1.2V偏置提供400mV摆幅的信号（使用差分信号的原因是 噪声以共模的方式在一对差分线上耦合出现，并在接收器中相减从而可消除噪声）。LVDS驱动和接收器不依赖于特定的供电电压，因此它很容易迁移到低压供电 的系统中去，而性能不变。作为比较，ECL和PECL技术依赖于供电电压，ECL要求负的供电电压，PECL参考正的供电电压总线上电压值（Vcc)而 定。而ＧLVDS是一种发展中的标准尚未确定的新技术，使用500mV的供电电压可提供250mV 的信号摆幅。不同低压逻辑信号的差分电压摆幅示于图1。 图1 不同低压逻辑信号的差分电压摆幅示意图 LVDS在两个标准中定义。IEEE P1596.3(1996年３月通过)，主要面向SCI(Scalable Coherent Interface)，定义了LVDS的电特性，还定义了SCI协议中包交换时的编码；ANSI/EIA/EIA-644(1995年11月通过)，主要 定义了LVDS的电特性，并建议了655Mbps的最大速率和1.823Gbps的无失真媒质上的理论极限速率。在两个标准中都指定了与物理媒质无关的特 性，这意味着只要媒质在指定的噪声边缘和歪斜容忍范围内发送信号到接收器，接口都能正常工作。 LVDS具有许多优点：①终端适配容易；②功耗低；③具有fail-safe特性确保可靠性；④低成本；⑤高速传送。这些特性使得LVDS在计算机、通信 设备、消费电子等方面得到了广泛应用。
图2给出了典型的LVDS接口，这是一种单工方式，必要时也可使用半双工、多点配置方式，但一般在噪声较小、距离较短的情况下才适用。每个点到点连接的差分 对由一个驱动器、互连器和接收器组成。驱动器和接收器主要完成TTL信号和LVDS信号之间的转换。互连器包含电缆、PCB上差分导线对以及匹配电阻。 LVDS驱动器由一个驱动差分线对的电流源组成 通常电流为3.5mA)，LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω 的匹配电阻，并在接收器的输入端产生大约350mA 的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑″1″和逻辑″0″状态。低摆幅驱动信号实现了高速操作并减小了功率消耗，差分信 号提供了适当噪声边缘和功率消耗大幅减少的低压摆幅。功率的大幅降低允许在单个集成电路上集成多个接口驱动器和接收器。这提高了PCB板的效能，减少了成本。
2、SATA总线
SATA的全称是Serial Advanced Technology Attachment（串行高级技术附件，一种基于行业标准的串行硬件驱动器接口），是由Intel、IBM、Dell、APT、Maxtor和Seagate公司共同提出的硬盘接口规范，在IDF Fall 2001大会上，Seagate宣布了Serial ATA 1.0标准，正式宣告了SATA规范的确立。SATA规范将硬盘的外部传输速率理论值提高到了150MB/s，比PATA标准ATA/100高出50%，比ATA/133也要高出约13%，而随着未来后续版本的发展，SATA接口的速率还可扩展到2X和4X（300MB/s和600MB/s）。
3、PCI总线
PCI是由Intel公司1991年推出的一种局部总线。从结构上看，PCI是在CPU和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。管理器提供了信号缓冲，使之能支持10种外设，并能在高时钟频率下保持高性能，它为显卡，声卡，网卡，MODEM等设备提供了连接接口，它的工作频率为33MHz/66MHz。
PCI是Peripheral Component Interconnect(外设部件互连标准)的缩写，它是目前个人电脑中使用最为广泛的接口，几乎所有的主板产品上都带有这种插槽。PCI插槽也是主板带有最多数量的插槽类型，在目前流行的台式机主板上，ATX结构的主板一般带有5～6个PCI插槽，而小一点的MATX主板也都带有2～3个PCI插槽，可见其应用的广泛性。
PCI总线是一种不依附于某个具体处理器的局部总线。从结构上看，PCI是在CPU和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。管理器提供了信号缓冲，使之能支持10种外设，并能在高时钟频率下保持高性能。PCI总线也支持总线主控技术，允许智能设备在需要时取得总线控制权，以加速数据传送。
4、PCI Express总线
PCI Express是新一代能够提供大量带宽和丰富功能的新式图形架构。PCI Express可以大幅提高中央处理器（CPU）和图形处理器（GPU）之间的带宽。对最终用户而言，他们可以感受影院级图象效果，并获得无缝多媒体体验。
pci－x不是独立的，按照PCI总线的发展是：pci－pcix－pcie，他们都是为了提高PCI的传输速度的。pci是32位33mhz， pcix是64位提供最高133mhz的频率，pcie是可以在现有频率上通过串行模式多通道合用提供更高的速度，以后的所有的接口都将是PCIE的方 式，不光是显卡。
PCI --E总线是一种完全不同于过去PCI总线的一种全新总线规范，与PCI总线共享并行架构相比，PCI Express总线是一种点对点串行连接的设备连接方式，点对点意味着每一个PCI Express设备都拥有自己独立的数据连接，各个设备之间并发的数据传输互不影响，而对于过去PCI那种共享总线方式，PCI总线上只能有一个设备进行 通信，一旦PCI总线上挂接的设备增多，每个设备的实际传输速率就会下降，性能得不到保证。现在，PCI Express以点对点的方式处理通信，每个设备在要求传输数据的时候各自建立自己的传输通道，对于其他设备这个通道是封闭的，这样的操作保证了通道的专 有性，避免其他设备的干扰。
PCI-X是PCI总线的扩展架构，PCI-X频率不像PCI那样固定，而是可以随着设备的变化而变化的。PCI-X采用64位PCI总线，可以支 66,100,133MHz这些频率。而在未来，可能将提供更多的频率支持。PCI-X标准的提出主要面向服务器I/O结构。PCI-X的设计目标在于提 高CPU与外设之间的传输速度，能使服务器的I/O速度提高两倍。与原来的PCI标准开发商不同的是，PCI的续集是由IBM等整机电脑厂商联合开发的。
5、光纤总线
光纤总线技术是以光纤作为传输介质的数据总线技术，是21世纪最先进的尖端技术之一。它使用光缆代替电缆，由于光纤具有带宽高、体积小、重量轻、耐腐蚀、不受电磁干扰、保密性好等优点，使得光纤总线比传统电总线在性能上有了质的飞跃，应用方向也覆盖了工业自动化、控制、测试、传感、航空、航海等领域，可谓无处不在。
协议是光纤总线的根本，因为协议规定了总线的网络结构、传输带宽、传输介质以及商业支持等多种因素，决定了系统开发的难度、成本以及互操作和可维护性等。优秀的协议应该具有开放式的体系结构，以及广泛的商业支持以满足系统开发，升级和维护的成本要求；高的传输带宽，支持光纤传输介质以满足系统传输速率的要求；支持灵活的拓扑结构以满足系统可靠性的要求。
光纤总线系统组成包括互联光纤、光纤连接器、接口卡以及应用软件四个部分。
互联光纤/光缆：互联光纤/光缆是实现总线互联的物理介质。通常情况下使用的都是带有保护的光缆。根据需要可以使用普通光缆、特种高温光缆以及军用光缆等。
光纤连接器：光纤连接器是将光纤/光缆连接在一起的机械结构件，根据应用环境的不同分为普通连接器、军用连接器等不同规格产品。
接口卡：接口卡是将1394b光纤总线连接到应用系统的部件。一端通过PCI接口接到应用系统中。另一端通过光收发模块接到光纤总线中。该接口卡可以实现800Mbps的传输速率。
6、千兆网络总线
千兆位以太网使用和10Mbps、100Mbps以太网相同的以太网帧，最小帧为64字节,而且也可以工作在半双工模式下，它也使用CSMA/CD介质访问控制机制，为了解决在半双工模式下提供足够大的网络直径，千兆位以太网系统需要增加时间的预算，802.3Z委员会为千兆以太网重新定义了MAC层,采用载波扩展和帧组发来延长短帧在信道上的停留时间以达到扩大距离的方法,将短幀扩大到达512字节。这样二个站点直接连到千兆以太网中继器上时才能提供200米的总网络直径。但补充扩展位增加了网络上的额外的开销。 在实际应用中,采用全双工模式时,不使用 CSMA/CD机制。 用全双工千兆位以太网系统对任何大小的帧来说都比全双工以太网系统快10倍。
1)1000BASE-SX就是针对工作于多模光纤上的短波长（850nm）激光收发器而制定的IEEE802.32标准,当使用62.5微米的多模光纤时,连接距离可达260米,当使用50微米的多模光纤时,连接距离可达550米;
2)1000BASE-LX就是针对工作于单模或多模光纤上的长波长(1300nm) 激光收发器而制定的IEEE802.3z标准, 当使用62.5微米的多模光纤时,连接距离可达440米,当使用50微米的多模光纤时,连接距离可达550米;在使用单模光纤时,连接距离可达3000米;
3)1000BASE-CX就是针对低成本、优质的屏蔽绞合线或同轴电缆的短途铜线缆而制定的IEEE802.3z标准,连接距离可达25米;
4)IEEE802.3ab制定1000BASE-T千兆位以太网物理层标准,它规定100米长的4对Category 5非屏蔽绞合线缆的工作方式。 在升迁为千兆位以太网时要按照它的技术规范，不能简单的加入千兆网设备或替换原以太网设备，这是在组网时需注意的。
7、RS232总线
RS232接口是1970年由美国电子工业协会（EIA）联合贝尔系统、调制解调器厂家及计算机终端生产厂家共同制定的用于串行通讯的标准。它的全名是“数据终端设备（DTE）和数据通讯设备（DCE）之间串行二进制数据交换接口技术标准”。 该标准规定采用一个25个脚的DB25连接器，对连接器的每个引脚的信号内容加以规定，还对各种信号的电平加以规定。随着设备的不断改进，出现了代替DB25的DB9接口，现在都把RS232接口叫做DB9。
二、80对LVDS，SATA、PCIe、PCI、光纤、DDR2、千兆网络、RS232的SOC验证平台
随着工艺能力和设计能力的快速发展，为了满足嵌入式系统市场对于成本、功能和功耗的要求，SoC(System on-a-Chip)设计技术已经成为一种发展趋势。众所周知，迄今为止在集成电路发展过程中，摩尔定律（单芯片上所能集成的晶体管数目每18 个月翻一番）一直在起作用，因此SoC 的规模和功能在不断急剧膨胀，使得设计验证日益重要，向业界提出了巨大挑战，已成为了整个SoC 设计流程的瓶颈。
目前芯片一次投片成功率只有35%左右，造成芯片重复投片的主要原因就是验证不够充分。SoC 设计的验证需要投入的资源已占整个设计资源的60%~80%。1999 年当VSIA 举行验证专题会时，许多世界级验证专家得出结论：验证是件困难的事（hard）,几周后更把结论更正为“Verification is not hard,it is very hard”。现在愈来愈达成共识：单一的设计工具难以解决验证问题，而需要一系列复杂的工具和技术，来减少设计错误数，使之达到可接受的程度。
SoC 经过6、7 年的发展，有了广阔的市场。SoC 验证研究领域在验证技术、验证方法学、测试码提取、验证描述语言、IP 核重用验证、验证流程及验证评估方面取得了长足进步。但总体而言验证技术已经落后于设计和制造能力，模拟和验证工作成为整个SoC 学科发展的制约瓶颈，给提高设计生产率造成了障碍。如何构建一种更快更好的设计验证方法学是当前SoC 业界所关注的问题。
图3 SoC验证流程图
图4 模块/IP级验证流程 图6 SoC 验证平台
三、本公司支持的板卡 1、系统概述
本系统主要实现4路Camera Link图片输入，合成一路图片LVDS信号输出。采用6U CPCI板卡结构，包括一块FPGA处理前板，一块IO接口板。前板选用Xilinx公司的V5LX110T-1FFG1136芯片，扩展2GB的DDR2存储器，并外接RS232/485接口。后板包含4路CameraLink BaseLine 输入，1组LVDS图片信号输出。 2、板卡性能指标 - 板卡结构，遵循cPCI 标准。FPGA 处理前板233.35 X 160 mm ， IO接口板 233.35 X 80 mm。
- 主要接口：
- IO接口板： 4 路 Base Camera Link 输入(4 个MDR-26 接插件，接收4 路像素时钟60MHz 的图像信号)，1 路mini SCIS 68pin LVDS 信号输出(1 个V-68 接插件，合成之后输出给后端的图像信号，像素时钟由FPGA 编程控制)，，4 个状态指示灯和1 个电源指示灯 。
- FPGA 存储板： 1 个复位信号，4 个状态指示灯。1 路 RS232/485 信号的DB9接口，两块板通过cPCI 背板的J4 和J5两个接插件连通。
- FPGA 芯片选用Xilinx V5LX110T-1FF1136 系列，通过一个SODIMM接插件扩展2GBDDR2 存储器(笔记本内存条)。
- Camera Link 芯片选择DS90288A，支持80Mbps 信号，LVDS 选择DS90LV031A 芯片。RS232/485 串行通信接口采用MAX3160 芯片，实现RS232 和RS485 接口的复用，接插件选用DB9接口，通信波特率115200bps。
- 芯片选型兼容工业级设计。
3、软件应用 - 上位机操作系统为Windows XP。
- 开发环境为Visual C++ 6.0。
- 具备自检功能。
4、技术指标 - 输入图像分辨率：5141×5162×2B×4 路≈200MB；时钟为60MHz，所以帧频约为60/50=1.2s；
- 输出图像分辨率：5141×5162×2B×1 路≈50MB；时钟为60MHz，所以帧频约为60/50×4=4.8s；
- 每大帧图像处理速度，显示速度，文件保存速度：≤5s；
5、应用功能
数据采集和存储，数据显示和回放，图像数据处理。 |
|
1.System overview:
The system mainly realizes the 4 channels Camerlink input and synthesizes one channel image LVDS signal output. It adopts a structure of 6U CPCI card, including a piece of FPGA processing front board and a piece of I/O interface board. The front board is V5LX110T-1FFG1136 chip of Xilinx company, expanding to a DDR2 memorizer of 2GB and using RS232/485 interface. The rear board includes 4 channels CamerLink BaseLine input and one group of LVDS image signal output.
2.Data acquisition card Performance
(1) The structure of card follows cPCI standard.
(2) The FPGA processing front board 233.35X160mm
(a) I/O interface board 233.35X80mm
Main interface
I/O interface board:
4 channels Base Camera Link input for 4 MDR-26 connectors receiving 4 channels image signal with 60MHz pixel clock;
1 channel mini SCIS 68pin LVDS signal output for 1 V-68 connector, outputting to back-end image signal after synthesizing, the FPGA programming control supporting pixel clock;
4 state indicator lamps;
1 power indicator lamp.
(b)FPGA memory board:
1 reset signal
4 sate indicator lamp
1 channel RS232/485 signal DB9 interface
2 boards connect through J4 and J5 connectors on the cPCL back board
(3)The FPGA chip uses the Xilinx V5LX110T-1FF1136 series, expanding to 2GBDDR2 memorizer through a SODIMM connector.
(4)CamerLink chip uses DS90288A, supporting 80Mbps signal
LVDS uses DS90LV031A
RS232/485 serial communication interface uses MAX3160 chips, realizing the reuse of RS232 interface and RS485 interface
Connectors use DB9 interface
Communication baud rate 115200bps
(5)The chip selects compatible industrial-class design3. Software application
(1)PC operating system is Windows XP.
(2)The development environment is Visual C++ 6.0.
(3)Self-checking function. 4.Technical indexes
(1)Input image resolution:
5141×5162×2B×4 ≈ 200MB; Clock 60MHz, Frame rate ≈60/50=1.2s;
(2)Output image resolution:
5141×5162×2B×1 ≈ 50MB; Clock 60MHz, Frame rate ≈60/50×4=4.8s;
(3)Image processing speed per frame, display speed, file saving speed: ≤5s;
5. Applications
Data acquisition and storage
Data display and replay
Image data processin |
|
|
|
/1 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2011-7-25 11:40:56
