-3db频率一直上不去，毕业设计卡住了，版主高手帮帮忙！

hardmany · 发表于 2006-11-27 15:51:05

的确是哈，输入管子搞那么大，降低1/f噪声？提高增益？可这样做都不是好办法啊。LZ的运放第一级可以用折叠，如果是5V电源的话。nesta说得很有道理

yangruhui · 发表于 2006-11-27 21:16:52

看不到图啊!

zhifang · 发表于 2006-11-27 23:04:04

同意2楼的观点。
3dB50M，假设你的单极点，看你电路图的名称应该是85dBDC增益，那单位增益带宽>500G，假设你的弥勒电容只有1p，那输入管跨导就得>0.5,这个cmos工艺不是容易实现的啊！是不是指标要求错了？

katherinezhang · 发表于 2006-12-21 16:07:32

应该是有些参数要求搞错了

sakanon · 发表于 2006-12-22 10:13:04

这里牛人多啊

basil · 发表于 2006-12-22 12:08:15

比较同意上面的看法，关键看你的工艺，有的工艺上数字，50M没有问题，
但模拟不行。

dongtian · 发表于 2006-12-22 15:07:24

50M肯定是指接成闭环应用时的带宽，一般都这样的定义。如果是接成单位增益应用的话，在你说的-3dB带宽有100K（应该是开环看的吧，而且没有补偿稳定吧）时，增益有50时，GBW就有50M了。这个简单的2级的运放应该是做得到的。

tottistone9 · 发表于 2007-1-16 11:54:36

zan 5lou de

blackbird · 发表于 2007-1-16 15:01:32

如果用casdode,输入对管也应该是把,不然跟没用一样...

premp · 发表于 2007-1-18 20:58:29

这种结构的除非应用在反馈中才有可能达到如此带宽

账号		自动登录	找回密码
密码			注册

回复 #1 rcyang 的帖子