在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3254|回复: 5

[招聘] 高速数字逻辑 / 硬件 / 数模混合设计 岗位需求

[复制链接]
发表于 2011-4-19 22:19:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 xie.qiang 于 2011-4-20 12:24 编辑

联系方式: mixer.xie@gmail.com

工作地点:上海,待遇从优!!!!

1.高速数字逻辑研发工程师,FPGA Based High-Speed Logic Design Engineer/ 1~2

主要职责Responsibilities:

¨高速串行总线协议定义与开发

¨存储控制器接口开发

¨完成数据流仿真平台建立与硬件调试

任职要求 Competencies:

¨熟练掌握Altera/Xilinx 高速收发器应用与开发

¨熟练掌握PCIePCI总线,必须有实际开发经验

¨熟练DDRDDR2QDR等存储器控制逻辑

¨数量掌握高速串行总线纠错算法

¨对源同步系统有比较深入的理解

¨最好FPGA硬件板卡原理图开发经验

2.信号处理逻辑研发工程师,FPGA Based DSP Design Engineer/ 1

主要职责Responsibilities:

¨参与数字发射及与接收机逻辑设计与验证

¨完成算法仿真平台建立与硬件调试

任职要求 Competencies:

¨熟练掌握定点算法FPGA实现

¨熟练掌握数字上变频,数字下变频,数字滤波,FFT,希尔伯特变换等算法实现

¨熟悉掌握幅度相位矫正算法原理与实现

¨最好FPGA硬件板卡原理图开发经验

¨有数字预失真开发经验优先

3.高速数字硬件开发工程师,High-Speed 硬件开发工程师 / 1

主要职责Responsibilities:

¨负责高速数字硬件设计原理图设计

¨负责PCB Layout的规划,指导PCB工程师完成最终的版图设计

¨完成硬件调试与问题查找

任职要求 Competencies:

¨熟练LVDSLVPECL,CMLPCIe等高速电平标准与应用

¨对信号完整性和电源完整性有深入的理解

¨CandenceMentor等工作

¨FPGA/DSP/ARM/PCIe/PCI/DDR等原理图开发经验

¨数量掌握抖动、眼图等高速总线测量技术

¨有很强的Trouble-Shooting经验

4.高速混合信号开发工程师,High-Speed Mixed-Signal Development / 1~2

主要职责Responsibilities:

¨负责高速数模混合信号原理图设计

¨负责PCB Layout的规划,指导PCB工程师完成最终的版图设计

¨完成硬件调试与问题查找

任职要求 Competencies:

¨熟练高速数模混合电路设计

¨数量掌握ADDAOp-Amp设计与开发

¨熟练低相噪时钟锁相电路设计

¨数量掌握LVDSLVPECL等高速接口标准

¨对信号完整性和电源完整性有深入的理解

¨CandenceMentor等原理图工作经验

¨有很强的Trouble-Shooting经验

发表于 2011-4-20 11:11:48 | 显示全部楼层
回复 1# xie.qiang


    工作地在哪啊?是北京吗?待遇能不能大概讲讲啊,谢谢!
 楼主| 发表于 2011-4-20 12:40:12 | 显示全部楼层
上海,待遇优厚!!!!!!!
发表于 2011-4-21 09:48:03 | 显示全部楼层
zmdoushish
发表于 2011-4-22 13:03:31 | 显示全部楼层
这么爽,虽然信号处理我很懂,不过我刚毕业,估计也没人信!嘿嘿
发表于 2011-4-24 15:39:07 | 显示全部楼层
工作地有北京的吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 09:17 , Processed in 0.029215 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表