求教：14bit pipeline ADC SHA建立精度问题

海之子306916 · 发表于 2011-1-5 20:28:37

您需要登录才可以下载或查看，没有账号？注册

x

求教：14bit pipeline ADC SHA建立精度问题采用bootstrape后建立精度如图1，把bootstrape开关换成理想的开关建立精度如图2
采用的是0.18um工艺，VFS=1.5V
请教如何使图一的稳定电平调至0.75v处？？
谢谢
图一

登录/注册后可看大图

图二

登录/注册后可看大图

vdslafe · 发表于 2011-1-6 00:12:37

每周期取的点也太少了。
不可能完全达到750mV

海之子306916 · 发表于 2011-1-6 09:02:52

精度我设成这样对不？
.tran 1f 410n
可是仿真出来的波形没有变化？
请教了！

海之子306916 · 发表于 2011-1-6 09:21:46

谢谢啊明白了原来没有设置delmax

海之子306916 · 发表于 2011-1-6 11:19:21

现在仿真出来的波形如下，没有稳定在750mv？请问这个对性能有多大影响？
谢谢

登录/注册后可看大图

vdslafe · 发表于 2011-1-6 13:54:43

跑个正弦波，做个 fft 就知道

海之子306916 · 发表于 2011-1-6 15:40:04

用128点跑了个fft，采样频率100MHZ 输入49.21875mhz 图形如下，不知道图形合理不？

tjjbraye · 发表于 2011-1-6 16:04:46

不可能稳定在750mV的，你的运放DCgain有限，肯定会有一个offset的，所以正常

海之子306916 · 发表于 2011-1-6 16:27:08

恩谢谢了是不是因为dc gain 太小了，我设计的是96db，这个失调允许的范围怎么确定？

vdslafe · 发表于 2011-1-6 18:07:09

这个是线性误差，不要紧的。
你的线性度是100dB, 挺好的。看看pvt 线性度如何，学校做做就无所谓了

[求助] 求教：14bit pipeline ADC SHA建立精度问题