|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
maxim的一篇ADC INL DNL测试的文章。描述了使用逐次逼近伺服的方法测试ADC的INL和DNL。
我觉得这个思想不错，适合IC设计阶段仿真ADC性能。
使用这个逐次方法，很多情况下仿真速度超过输入斜坡电压方法和码密度法。
下面有两个附件，一个中文的“AMCOL_2009JUN23_CONV_TA_63”，一个英文的“INLDNL Measurements for ADC-MAXIM”。两个内容是一样的。
maxim描述时是从实际成品芯片测试电路的角度描述的，用了诸如PC之类的东西。咱们看就领会这个测试方法的内在精神就好了。
我觉得码密度法是实际测量成品芯片用的，这个方法规避了复杂的斜坡电压产生电路；IC仿真没有必要使用这个方法。实际芯片采样10w个点是很快的，10Msps的ADC才用10mS；但放在IC仿真阶段就是灾难了！正弦波码密度法只能一次计算出所有点的INL DNL。
既然IC设计阶段可以得到理想的斜坡电压输入，就不必要搞正弦波码密度法了，直接所谓“斜坡电压码密度”法更合适。
斜坡电压信号输入测试INL DNL简单直观。就是仿真还是不快。假如要达到1/10 LSB的精度，每个LSB的范围要安排10个输入，如果是10bit ADC要仿真所有的INL要10240次采样。仿真单个码（比如中间点）的INL，如果可能的分布范围是正负1个LSB，需要2*10=20次采样；如果是正负4个LSB，需要8*10=80次采样。
maxim提出的这个逐次逼近方法在IC设计仿真阶段更快。仿真单个码的INL,如果可能分布范围是正负1个LSB，达到1/10 LSB精度，需要 log2(2/0.1) ～5次采样达到1/16的精度；如果是正负4个LSB，达到1/10 LSB精度，需要 log2(8/0.1) ～7次采样达到1/16的精度。在INL最大4LSB的情况下，把所有点的INL仿一遍需要 1024*7次采样。
两种方法需要的仿真量差别不小！而且随着精度提高，两者的区别更大！因为精度提高一倍，斜坡方法就要加一倍采样，而逐次逼近方法才是每个点加一个采样。
不知我上面的仿真时间计算有没有问题。高人指点一下。
我用这个仿真过SAR ADC，我就没用数字比较器那一套，我用了理想DAC转成模拟量用比较器比较的。仿真需要的时间明显短于码密度法和斜坡电压输入的方法。 |
|
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2010-9-14 15:48:57
