我想问一下加了上拉/下拉电阻,如和不影响正常的电平传输

klxiaodanni · 发表于 2006-9-24 22:20:39

您需要登录才可以下载或查看，没有账号？注册

x

比如说,如果加了上拉电阻,要传输0时能拉下来吗?

xyzll32 · 发表于 2006-9-25 11:09:52

加上拉是为了提高驱动电压，你应该是加下拉才对呀

不应该是上拉的。

jackzhang · 发表于 2006-9-25 11:52:04

如果加几k的电阻一般不会影响。
很多电路必须加上拉，比如OD门

klxiaodanni · 发表于 2006-9-26 22:24:38

我现在是不想线路上出现高阻态,所以想把高阻态拉成固定值,但是又不影响正常输入输出.
这样的话会不会有问题?
是普通芯片CMOS的I/O.
OD门是个啥啊?

etian · 发表于 2006-9-27 09:18:44

Open Drain

hades1998 · 发表于 2006-9-27 10:12:41

这应该选择合适的上拉电阻。在驱动能力和稳定性上都应该有提升。

zjlijinfang · 发表于 2006-9-27 14:24:25

传输零时，电位当然可以为零。试想当一个电源经一个电阻在加一个开关接地，当开关闭合时，电压就为0，当开关打开时，电压就为1。

echoxiao · 发表于 2006-10-14 14:39:55

楼上的方法可行有效

cjeans · 发表于 2006-10-14 23:50:40

用一个比较大的电阻上拉（如几十K欧）可以避免出现高阻态，同时由于电阻比较大，又不至于影响信号的正常传输。当然最佳电阻值要由芯片的驱动能力决定。如果是高速电路还需要考虑阻抗匹配的问题

nowstudio · 发表于 2006-10-19 22:43:22

so smart thank all of you

站长推荐 /1